Docsity
Docsity

Prepara i tuoi esami
Prepara i tuoi esami

Studia grazie alle numerose risorse presenti su Docsity


Ottieni i punti per scaricare
Ottieni i punti per scaricare

Guadagna punti aiutando altri studenti oppure acquistali con un piano Premium


Guide e consigli
Guide e consigli

Calcolo del consumo di potenza e interfaccia di porte logiche CMOS - Prof. Maddaleno, Esercizi di Elettronica Delle Interconnessioni

Esercizi relativi alla dissipazione di potenza in porte logiche cmos e all'interfaccia tra porte ttl e hcmos. Il primo esercizio consiste nel calcolare il consumo di potenza di una porta nand specificata. Nel secondo esercizio si progetta un'interfaccia tra una porta ttl e tre porte hcmos, tenendo conto delle specifiche di tensione e corrente delle due famiglie e dei tempi di transizione. Nel terzo esercizio si determina il massimo numero di porte ttl che possono essere pilotate da una porta hcmos mantenendo le specifiche di tensione e corrente e i tempi di transizione entro certi limiti.

Tipologia: Esercizi

Pre 2010

Caricato il 20/08/2009

mascateo
mascateo 🇮🇹

4.3

(385)

408 documenti

1 / 18

Documenti correlati


Anteprima parziale del testo

Scarica Calcolo del consumo di potenza e interfaccia di porte logiche CMOS - Prof. Maddaleno e più Esercizi in PDF di Elettronica Delle Interconnessioni solo su Docsity! Esercitazione 3 Dissipazione di potenza CMOS Interfacce circuiti logici Esercizio 3.1: Il data sheet del 2-input NAND gate 74AHCT1G00 fornisce una CPD=18 pF con una CL=50 pF a frequenza f=1 MHz e una corrente ICCMAX =1µA a 25 °C con Vcc=5.5V. Si determini il consumo di potenza di questa porta. Esercitazione 3: Interfacce porte logiche • Esercizio 3.2 Interfacciare una porta 5400 TTL con 3 porte 54HC00. Progettare l’interfaccia in modo che il tempo delle transizioni L→H e H→L non ecceda i 100 ns con un margine di rumore NML=NMH di 0.6 V e che siano rispettate le specifiche di corrente e tensione delle due famiglie. VCC=5V; VOH_min_TTL = 2.4V; VIH_min_HC = 3.5V; VOL_max_TTL = 0.4V; VIL_max_HC = 1V; IIH_max_HC = 1µA; IIL_maxHC = -1µA; IOL_max_TTL = 16mA; IOH_max_TTL = -0.4 mA; Ci_HC=10pF • Con questa configurazione risolviamo l’incompatibilità al livello alto: Inoltre dobbiamo garantire un tempo di salita/discesa < 100 ns e i margini di rumore. Esercitazione 3: Interfacce porte logiche &RXUWHV\ RI7H[DV,QVWUXPHQWV) X 9999 ,+2+ 5.3 4.2 minmin =<= Esercitazione 3: Interfacce porte logiche • Livello basso max2SXSXFF 9,59 ≤− /,/2 1099 +& −= maxmax Ω≅ ⋅−⋅ +−= ⋅+ +− ≥ −− 2881031016 6.015 3 63 max +&77/ +& ,/2/ /,/FF SX ,, 10995 +&77/ ,/2/ ,, ⋅≥ 3 Esercitazione 3: Interfacce porte logiche Esercizio 3.3 Qual è il numero massimo di porte 74TTL che è possibile pilotare con una porta 74HCMOS in modo che siano rispettate le specifiche di corrente e tensione delle due famiglie e che il tempo delle transizioni L→H e H→L non ecceda i 500 ns? VCC=5V; VOH_HCmin = 4.9 V; VIH_TTLmin = 2 V; VOL_HCmax = 0.1 V; VIL_TTLmax = 0.8 V; IIH_TTLmax = 40 µA; IIL_TTLmax = -1.6 mA; IOL_HCmax = 4 mA; IOH_HC ≈ -4 mA; &RXUWHV\ RI7H[DV,QVWUXPHQWV) Esercitazione 3: Interfacce porte logiche 2 6.1 4 n max max maxmax =   =         ≤⇒⋅≥ 77/ +& 77/+& ,/ 2/ ,/2/ , ,,Q, 100 04.0 4 n max max maxmax =   =         ≤⇒⋅≥ 77/ +& 77/+& ,+ 2+ ,+2+ , ,,Q, Fan out =2 τL→H e τH→L < 500 ns? Esercitazione 3: Interfacce porte logiche Ω= ⋅ = − = − 25104 1.0 3 max min +& +& 2+ 2+FF R , 99U ns 500ln2 )()( )0()( ln minmin maxmin <<        − − ⋅=    =−∞= =−∞=⋅= → → 77/+& 77/+& 77/ ,+2+ ,/2+ LR +/RR RR +/ 99 99&UWW9W9 W9W9W τ 77/LR&U2≅τ Esercitazione 3: Interfacce porte logiche HC LS LS RPD . . . ? . . 53 104104 2 −− ⋅⋅+⋅ ≥ Q5SG 33 106.1104 8.0 −− ⋅⋅+⋅− ≤ Q5SG 3n 106.1104 8.0 104104 2 3353 ≤⇒ ⋅⋅+⋅− ≤ ⋅⋅+⋅ −−−− QQ Inoltre l’inserimento di RPD aumenta la potenza dissipata senza modificare significativamente i tempi di salita/discesa Esercitazione 3: Interfacce porte logiche • Calcolare il fan-out per un’interfaccia 74HCMOS-74ALS. • VCC=5V; VOH_HCmin = 4.9 V; VIH_ALSmin = 2 V; • VOL_HCmax = 0.1 V; VIL_ALSmax = 0.8 V; • IIH_ALSmax = 20 µA; IIL_ALSmax = -0.1 mA; • IOL_HCmax = 4 mA; IOH_HC ≈ -4 mA; &RXUWHV\ RI7H[DV,QVWUXPHQWV) Esercitazione 3: Interfacce porte logiche 40 1.0 4 n max max maxmax =   =         ≤⇒⋅≥ $/6 +& $/6+& ,/ 2/ ,/2/ , ,,Q, 200 02.0 4 n max max maxmax =   =         ≤⇒⋅≥ $/6 +& $/6+& ,+ 2+ ,+2+ , ,,Q, Fan out =40 τL→H e τH→L < 500 ns?
Docsity logo


Copyright © 2024 Ladybird Srl - Via Leonardo da Vinci 16, 10126, Torino, Italy - VAT 10816460017 - All rights reserved