Sistemas Digitais - Exercícios - Informática, Notas de estudo de . Centro Federal de Educação Tecnológico (CEFET-PA)
Garoto
Garoto7 de Março de 2013

Sistemas Digitais - Exercícios - Informática, Notas de estudo de . Centro Federal de Educação Tecnológico (CEFET-PA)

PDF (149.8 KB)
2 páginas
1000+Número de visitas
Descrição
Apostilas e exercicios de Informática sobre o estudo dos Sistemas Digitais.
20pontos
Pontos de download necessários para baixar
este documento
baixar o documento
Microsoft Word - exercicios_1_unidade

Universidade Federal de Pernambuco

Centro de Informática Sistemas Digitais – Lista de Exercícios

1. Implementar uma porta NAND de três entradas a partir de NANDs de duas entradas.

2. Analise o circuito abaixo e obtenha as expressões de chaveamento reduzidas para

as saídas f e g.

3. Dado o circuito abaixo, desenhe, após a simplificação usando mapas de Karnaugh,

a função F:

4. Calcular o complemento a 2 dos números abaixo: (considere números com 5 bits (sinal+no.))

a. 00111 b. 11011 c. 01100 d. 11111 e. 01010 f. 00110 g. 10011 h. 00001 i. 00000 j. 10000

5. Implementar a função Z= ((T=[0] ∧ (A > B)) ∨ (T=[1] ∧ (A < B)) ∨ (T=[2] ∧ (A = B))). Considere que A e B são números positivos ou negativos (complementados a 2) representados por vetores de 4 bits (1 bit de sinal + 3 bits). Mostre as tabelas verdade necessárias e o circuito resultante.

6. Assuma que A e B possuem 4 bits. Implemente um sistema que compute Z = Max

(A,B). Z é um vetor. A e B são números positivos e negativos (complemento a 2) representados por vetores de 4 bits (sinal+módulo).

7. Implementar a função Z= |A-B|. Considere que os números A e B possuem quatro

bits (4bits + 1 bit de sinal) e que estamos usando aritmética complemento a 2.

docsity.com

8. Implemente um decodificador 4-> 16 a partir de decodificadores do tipo descrito abaixo:

G2 G1 A B Y0 Y1 Y2 Y3 1 X X X 1 1 1 1 X 0 X X 1 1 1 1 0 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0

G1 e G2 são controles que habilitam a saída. A saída selecionada fica em ‘0’. As demais ficam em ‘1’.

9. Implementar a função z = a´b´+ab´c´+abc´ a partir de:

a. um multiplexador (menor possível), sem lógica externa; b. um decodificador (usar lógica externa).

10. Implementar um multiplexador 16:1 a partir de multiplexadores 4:1 e de multiplexadores 2:1, conforme indicado abaixo: (2,0)

11. Implementar um multiplexador de 16:1 bit a partir de multiplexadores 4:1 bit. O multiplexador 4:1 tem sua funcionalidade descrita na figura abaixo:

12. Um certo laboratório de pesquisa possui 2 duas portas estrategicamente

posicionadas visando conforto e situações de emergência. Um sensor de temperatura e um sensor de umidade foram instalados no laboratório. Um sistema de alarme será implantado no laboratório, o qual monitorará as portas e sensores, e será acionado de acordo com as condições dadas a seguir: - quando as porta A e B estiverem fechadas e o sensor de temperatura for ativado, ou - quando a porta A e/ou a porta B estiver aberta e o sensor de umidade disparar. a) Implementar o circuito do sistema de alarme acima utilizando portas lógicas

discretas; b) Implementar o sistema de alarme utilizando o menor multiplexador possível, sem

lógica externa; c) Implementar o alarme utilizando um demultiplexador.

0

1

S1

2

3S0

AB

Z

I0I1I2I3

4:1

In out A B Z L L I0 L H I1 H L I2 H H I3

0

1

S1

2

3S0

AB

Z

I0I1I2I3

4:1

In out A B Z L L I0 L H I1 H L I2 H H I3

In out A Z L I0 H I1

I

I0

1S0

A

Z0

12:1

docsity.com

comentários (0)
Até o momento nenhum comentário
Seja o primeiro a comentar!
Esta é apenas uma pré-visualização
Consulte e baixe o documento completo