Examen d'électronique numérique, Examens de Analyse circuit électriques. Ecole des Ingénieurs de la Ville de Paris
Christophe
Christophe

Examen d'électronique numérique, Examens de Analyse circuit électriques. Ecole des Ingénieurs de la Ville de Paris

4 pages
411Numéro de visites
Description
Exercices de mathématique - examen sur l'électronique numérique - 3 Les principaux thèmes abordés sont les suivants: exercices, tableaux.
20 points
Points de téléchargement necessaire pour télécharger
ce document
Télécharger le document
Aperçu3 pages / 4
Ceci c'est un aperçu avant impression
3 pages affichées sur 4 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 4 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 4 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 4 total
Télécharger le document

ENSEIRB

ELECTRONIQUE _

mardi 21 ianvier 2009

I èt" année

Examen d'électronique numérique

Durée :2H - Documents interdits

EXERCICE I : Synthèse d'un additionneur 2 bits

On souhaite réaliser un système permettant de donner le résultat de I'addiiion de 2 nombres

positifs A et B codés sur 2 bits : S : A + B à tout instant. La sortie est sur 2 bits, il faut donc une sortie supplémentaire de retenue R.

1) Cette fonction est-elle de type combinatoire ou séquentielle ? Justiher votre réponse.

2) Représenter la table de vérité qui donne les valeurs de S : (Sr So)z et de R en fonction des différentes valeurs de A: (Ar Ao)z et B : (Br Bo)z'

3) A I'aide de tableaux de Kamaugh, donner les expressions réduites au maximum de So et R

(attention on ne vous demande pas celle de Sr).

So

S1

R &

Br

S=A+B

EXERCICE II : Filtre anti-rebonds Les intemrpteurs ou boutons poussoirs sont des systèmes mécaniques. De ce fait leur fonctionnement peu être altéré par des rebonds mécaniques. C'est un phénomène bien connu

et les fabricants d'intemrpteurs et de boutons poussoirs tentent de réduire au maximum ce phénomène. Il est effectivement très important pour les systèmes numériques car cela peut entrainer un mauvais fonctionnement du svstème.

Le but du système simple à développer est de filtrer les rebonds qui ont une durée inférieure à celle qui est spécifiée dans la documentation technique du composant durée_rebonds (durée maximale au-delà de laquelle le changement d'état de I'intemrpteur n'est plus considéré comme un rebond). Le fonctionnement du système est défini par le chronogramme suivant :

$:xq i*ffi-,i |1,:"ffi"1 F.$ff; Fonctionnement : le chronogramme ci-dessus montre que pour que le signal sortie change d'état,le signal entrée doit changer d'étaT et rester stable pendant au moins un temps égal à "durée rebonds". Il est donc nécessaire de détecter un changement du signal entrée puis de patienter grâce à une temporisation. Considérons l'état initial du système suivant : les signaux entrée et sortie sont stable à l'état'0'.Imaginons que I'on détecte un changement d'état du signal entrée qui passe de l'état '0' àl'état '1', deux scénarii sont alors possible :

1) le temps d'attente (temporisation) atteint la valeur d,e "durée rebonds,, alors le changementd'état du signal entrée n'est pas considéré comme un rebond et le sisnal sortie recopie alors l'état du signal entrée ('1').

2) avant que le temps d'attente n'atteigne la valeur "durée rebonds" le signal entrée change à nouveau d'état (il retrouve donc son état initial '0' et son changement d,état précédent est considéré comme un rebond) le signal sortie n'est pas modifié (il conserve l'état initial'0').

Pg

c)

6

Dans les deux cas une fois sorti de l'état de temporisation, le système passe dans un état de

détection de chaneement d'état du sisnal entrée.

l) En sachant que I'horloge du système, H, est à 50}dHZ et que la durée maximum des

rebonds spécifiée dans la documentation technique est de 5ms calculer N tel que :

durée rebonds : période(H) * N.

Afrn d'effectuer le comptage de 0 à N-1 (compteur modulo N), nous disposons du compteur

schématisé ci-dessous. Le fonctionnement en est simple : si le signal comptage est à '0' alors le compteur est bloqué, la valeur inteme du compteur est égal à 0. Si le signal comptage est à

'1' la valeur interne du compteur s'incrémente à chaque front montant de H, lorsque cette

valeur atteint N-1, le signal fin_comptage passe à '1' pour la durée d'une période d'horloge

(arcivée à N-l la valeur du compteur repasse à 0 au nouveau front montant de H puisque le

compteur est modulo N).

vous disposez déjà de ceATTENTION : il ne vous

bloc pour l'utiliserdans le

est pas demander de réaliser ce compteur,

filtre anti-rebonds.

compteur durée rebonds

comptage

fin_com tl

Comme le montre le schéma bloc ci-après, le filtre anti-rebonds est composé de deux blocs, le

compteur (dont on vient de voir le fonctionnement) et le séquenceur. Le séquenceur

commande le signal sortie et le bloc compteur. L'entrée de mise à zéro (RESET) permet

I'initialisation de la machine d'état du séquenceur.

2) Dessiner le diagramme d'état du séquenceur (commande du signal sortie et du compteur)

en donnant des noms explicites aux états.

3) Combien de bascules sont nécessaires au minimum à la réalisation de cette machtne.

4) Déterminer un çodage possible pour les sorties des bascules D décrites précédemment en

fonction de l'état de la machine.

Filtre anti-rebonds

compteur durée rebonds

comptage

sequenceur

fin_comptage

comptage

entrée

sortie

H RESET

Aucun commentaire n'a été pas fait
Ceci c'est un aperçu avant impression
3 pages affichées sur 4 total
Télécharger le document