Notes sur la logique combinatoire - 2° partie, Notes de Principes fondamentaux de physique. Université Claude Bernard (Lyon I)
Eleonore_sa
Eleonore_sa

Notes sur la logique combinatoire - 2° partie, Notes de Principes fondamentaux de physique. Université Claude Bernard (Lyon I)

PDF (513 KB)
12 pages
1Numéro de téléchargement
653Numéro de visites
Description
Notes de sciences physisques sur la logique combinatoire - 2° partie. Les principaux thèmes abordés sont les suivants: Décodeur DCB-décimal, Multiplexage, Multiplexeur, Conversion parallèle-série.
20 points
Points de téléchargement necessaire pour télécharger
ce document
Télécharger le document
Aperçu3 pages / 12
Ceci c'est un aperçu avant impression
3 pages affichées sur 12 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 12 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 12 total
Télécharger le document
Ceci c'est un aperçu avant impression
3 pages affichées sur 12 total
Télécharger le document

La fonction de chaque décodeur est d'activer une des dix lignes en sortie et une seule en fonction du code présent sur les quatre entrées. Par exemple, si ce code est égal à 5, la 6ème ligne de sortie est mise dans l'état 1 et le chiffre 5 est affiché par le tube de Nixie.

centaines

transcodeur

4

7

dizaines

transcodeur

4

7

unités

transcodeur

4

7

Figure 18

La fonction de chacun des transcodeurs est de positionner à 1 les lignes de sortie correspondant aux segments à allumer selon de code porté par les quatre lignes d'entrée. De manière générale, un transcodeur fait correspondre à un code A en entrée sur n lignes, un code B en sortie sur m lignes.

III.5.b Décodeur DCB-décimal Nous allons étudier l'exemple d'un décodeur DCB-décimal. La table de vérité de ce décodeur est très simple :

D C B A L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1

Table 7

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 53

A chacune des lignes de sortie nous pouvons associer un produit prenant en compte chacune des quatre entrées ou leur complément. Ainsi la ligne 5 correspond à :

DCBA D'autre part, on souhaite souvent n'activer les lignes de sortie qu'en présence d'un signal de commande global (strobe ou enable). Ce signal S est mis en coïncidence sur chacune des dix portes de sortie. Dans l'exemple suivant, si S est dans l'état 0 le décodeur est bloqué et tous les sorties sont également dans l'état 0.

0

1

8

9

S A B C D

Figure 19 III.6 Multiplexage Le multiplexage est un dispositif qui permet de transmettre sur une seule ligne des informations en provenance de plusieurs sources ou à destination de plusieurs cibles. La figure 20 en présente une analogie mécanique avec deux commutateurs à plusieurs positions. Choisir une ligne revient à définir l'angle du levier ou une adresse.

multiplexeur démultiplexeur

Figure 20

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 54

III.6.a Démultiplexeur Un démultiplexeur est un circuit comptant une entrée et N sorties et qui met en relation cette entrée avec une sortie et une seule. Pour pouvoir sélectionner cette sortie il faut également des lignes d'adressage : le code porté par ces lignes identifie la ligne de sortie à utiliser. Ce circuit est très proche d'un décodeur. Considérons un démultiplexeur avec quatre lignes de sortie. Il faut deux lignes d'adresse. Supposons que nous souhaitons également valider les données avec un signal de contrôle E (pour laisser par exemple le temps aux niveaux d'entrée de se stabiliser). Par convention nous choisissons de prendre en compte les données pour E = 0.

E B A Y0 Y1 Y2 Y3 Produit 0 0 0 D 0 0 0 DEBA 0 0 1 0 D 0 0 DEBA 0 1 0 0 0 D 0 DEBA 0 1 1 0 0 0 D DEBA 1 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 0 0

Table 8

De cette table nous déduisons le logigramme suivant :

0

1

2

3

A B

D E

D : données E : enable (A, B) : adresse

Figure 21

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 55

Il existe sous forme de circuits intégrés des démultiplexeurs avec 2, 4 ou 16 lignes de sortie. Pour constituer des démultiplexeurs d'ordre supérieur on peut être amené à cascader des démultiplexeurs. Par exemple un démultiplexeur avec 32 sorties peut être réalisé avec un "tronc" de 4 sorties et 4 "branches" de 8 sorties :

0

7

0

7

0

7

0

7

S

E D

C B A A B C D E : adresse S : données

Figure 22

III.6.b Multiplexeur Un multiplexeur, réalise l'opération inverse. Il sélectionne une entrée parmi N et transmet l'information portée par cette ligne à un seul canal de sortie. Considérons un multiplexeur à quatre entrées, donc deux lignes d'adressage, et une ligne de validation. La table de vérité de ce circuit est donnée par la table 9. De cette table nous déduisons une expression logique pour la sortie :

3210 XEBAXEBAXEBAXEBAY +++= Cette expression correspond au schéma présenté sur la figure 23.

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 56

E B A Y 0 0 0 X0 0 0 1 X1 0 1 0 X2 0 1 1 X3 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0

Table 9

Y

X

X

X

X

0

2

3

1

E A B

Figure 23 Tout comme pour les démultiplexeurs on peut cascader plusieurs multiplexeurs pour obtenir un multiplexeur d'ordre supérieur. La figure 24 montre comment un multiplexeur à 32 entrées peut être réalisé à partir de quatre multiplexeurs à 8 entrées et d'un multiplexeur à 4 entrées.

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 57

Y

ED

A B C

24

31

16

23

8

15

0

7

A B C D E : adresse Y : sortie

Figure 24

III.6.c Conversion parallèle-série Considérons un mot de n bits (par exemple 4) présent en parallèle sur les entrées d'un multiplexeur :

- X0 ≡ bit correspondant à 2 0;

- X1 ≡ bit correspondant à 2 1;

- X2 ≡ bit correspondant à 2 2;

- X3 ≡ bit correspondant à 2 3.

Supposons que les lignes d'adresse A et B soient connectées aux sorties d'un compteur de période T, nous aurons en fonction du temps :

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 58

t B A Y

[0,T] 0 0 X0 [T,2T] 0 1 X1 [2T,3T] 1 0 X2 [3T,4T] 1 1 X3 [4T,5T] 0 0 X0

Table 10

Les bits X0, X1, X2 et X3 se retrouvent en série dans le temps sur la sortie Y du multiplexeur.

III.6.d Réalisation d’une fonction logique Un multiplexeur peut être utilisé pour réaliser une fonction logique. Il permet en effet une transcription directe de la table de vérité. Considérons par exemple la fonction de quatre variables logiques F(x, y, z, t) définie par la table suivante :

x y z t F Entrée du multiplexeur 0 0 0 0 1 X0 0 0 0 1 0 X0 0 0 1 0 1 X2 0 0 1 1 0 X3 0 1 0 0 0 X4 0 1 0 1 1 X5 0 1 1 0 0 X6 0 1 1 1 0 X7 1 0 0 0 1 X8 1 0 0 1 1 X9 1 0 1 0 1 X10 1 0 1 1 1 X11 1 1 0 0 0 X12 1 1 0 1 1 X13 1 1 1 0 0 X14 1 1 1 1 0 X15

Table 11

Il est possible d’utiliser un multiplexeur à 16 entrées. Il suffit de connecter les variables logiques x, y, z et t sur les entrées d’adresse et de mettre chacune des entrées Xk à 0 ou 1 selon la table de vérité.

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 59

1

F

x y z t

X0

15X

Figure 25

III.7 Encodage Nous venons d'étudier le principe du décodage, passons à l'opération inverse ou encodage. Un encodeur est un système qui comporte N lignes d'entrée et n lignes de sortie. Lorsqu’une des lignes d'entrée est activée l'encodeur fournit en sortie un mot de n bits correspondant au codage de l'information identifiée par la ligne activée. Considérons un encodeur transformant un nombre décimal en son équivalent en code DCB. Il comportera donc 10 entrées (0 à 9) et 4 sorties. Nous pouvons par exemple imaginer que chacune des dix lignes d'entrée peut être reliée à une touche d'un clavier. La table 12 correspond à la table de vérité de cet encodeur. A partir de cette table nous pouvons écrire les expressions logiques définissant les sorties à partir des entrées.

W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 Y3 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1

Table 12

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 60

  

  

+= +++= +++=

++++=

983

76542

76321

975310

WWY WWWWY WWWWY

WWWWWY

En effet Y0 est égal à 1 quand la ligne W1 est dans l'état 1, ou la ligne W3, ou la ligne W5, ou la ligne W7, ou la ligne W9. La ligne Y0 est nulle dans tous les autres cas. Il est possible de réaliser ces fonctions OU avec des diodes selon le montage de la figure suivante :

Y Y Y Y0123

+ -

5 V

W9

W

W

W

W

W

W

7

6

5

4

3

8

0

1

2

W

W

W

Figure 26

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 61

En effet considérons le circuit de la figure 27 :

A

B S

DA

DB

Figure 27

A B S 0 0 DA et DB bloquées 0 +V 0 DA passante/DB bloquée +V 0 +V DA bloquée/DB passante +V +V +V DA et DB passantes +V

Si nous traduisons la signification logique des niveaux haut et bas en logique positive, au circuit de la figure 27 correspond la table de vérité 13. La fonction réalisée est donc un OU inclusif.

A B S 0 0 0 0 1 1 1 0 1 1 1 1

Table 13

La figure 26 représente un exemple de réalisation d’un encodeur DCB réalisé avec des diodes. Le bon fonctionnement de ce codeur suppose qu'une seule ligne d'entrée peut être dans l'état 1.

Par contre, si plusieurs entrées sont actives simultanément le résultat pourra ne pas avoir de signification. Par exemple, si les deux lignes W7 et W8 sont dans l'état 1 (frappe simultanée des deux touches), il en sera de même pour les quatre sorties. Pour éviter ce problème on utilise un encodeur prioritaire. Pour ce type de circuit si plusieurs lignes d'entrée sont actives simultanément le résultat correspondant à une seule parmi celles-ci est affiché en sortie. La règle peut être, par exemple, de mettre en sortie le code correspondant à la ligne d'entrée d'indice le plus élevé. Par exemple, si W7 et W8 sont dans l'état 1 l'encodeur prioritaire donne en sortie le code correspondant à W8. La table de vérité correspondant à ce choix est donnée par la table 14. Chaque croix indique que le code en sortie doit être indépendant de l'état de l'entrée concernée.

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 62

W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 Y3 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 X 1 0 0 0 0 0 0 0 0 0 0 0 1 X X 1 0 0 0 0 0 0 0 0 0 1 0 X X X 1 0 0 0 0 0 0 0 0 1 1 X X X X 1 0 0 0 0 0 0 1 0 0 X X X X X 1 0 0 0 0 0 1 0 1 X X X X X X 1 0 0 0 0 1 1 0 X X X X X X X 1 0 0 0 1 1 1 X X X X X X X X 1 0 1 0 0 0 X X X X X X X X X 1 1 0 0 1

Table 14

Alors que les expressions logiques définissant les lignes de sortie Yi ne dépendaient que des 1 dans la table 11, il faut ici tenir compte des 0. Par exemple pour Y0 nous avons :

998798765

98765439876543210

WWWWWWWWW

WWWWWWWWWWWWWWWWY

+++

+=

Nous pouvons mettre le complémentaire de W9 en facteur dans les quatre premiers termes, puis en utilisant l'identité :

BABAA +=+ il vient, après factorisation du complément de W8 :

9776576543765432180 W)WWWWWWWWWWWWWWWW(WY ++++= Soit encore :

9765654365432180 W)WWWWWWWWWWWWW(WY ++++=

97655435432180 W)WW)WWWWWWWWW((WY ++++=

976543432180 W)WW)WWWWWWW((WY ++++=

97654332180 W)WW)WW)WWWW(((WY ++++=

9765432180 W)WW)WW)WWW(((WY ++++=

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 63

Soit en réorganisant l'ordre des termes :

)))WWW(WW(WW(WWY 2134567890 ++++= Pour la ligne Y1 nous avons :

9879876

9876543987654321

WWWWWWW

WWWWWWWWWWWWWWWY

++

+=

Soit en factorisant :

))WW)WWW(WW(WW(WWY 543236677981 +++= En utilisant toujours la même identité nous pouvons simplifier cette expression, il vient en réordonnant les termes :

))WW(WWWW(WWY 234567891 +++= Pour Y2 nous devons écrire :

9879876987659876542 WWWWWWWWWWWWWWWWWWY +++= Soit encore :

)))WWW(WW(WW(WWY 4556677892 +++= En utilisant toujours la même identité il vient :

)WWWW(WWY 4567892 +++= Enfin pour Y3 nous avons :

899983 WWWWWY +=+=

S. Tisserant – ESIL – Architecture et Technologie des Ordinateurs - 2003 64

Aucun commentaire n'a été pas fait
Ceci c'est un aperçu avant impression
3 pages affichées sur 12 total
Télécharger le document