Scarica calcolatori elettronici completo e più Panieri in PDF di Calcolatori Elettronici solo su Docsity!
Le reti combinatorie sono delle reti: A volte sincronizzate e a volte asincrone Una variabile logica si resetta quando: Transisce da 1 a 0 La descrizione funzionale e la legge di evoluzione nel tempo di una rete combinatoria: A. Sono la stessa cosa B. Nessuna delle altre opzioni C. Non servono a niente D. Potrebbero non esserci ANSWER: B Cosa è una rete combinatoria? A. Una rete il cui stato di uscita dipende solo dallo stato di ingresso B. Una rete il cui stato di uscita dipende dallo stato di ingresso e dello stato interno C. Una rete il cui stato di uscita dipende dallo stato interno D. Una rete il cui stato di uscita è indipendente dallo stato di ingresso ANSWER: A Una rete combinatoria si dice a regime: A. Quando l'uscita è stabile a fronte di un ingresso stabile B. Quando l'uscita non cambia C. Quando oscilla D. Quando l'ingresso non cambia ANSWER: A Gli stati di ingresso di una rete combinatoria: A. Possono cambiare solo dopo che la rete è a regime B. Possono cambiare in qualsiasi momento C. Non possono cambiare D. Possono cambiare solo dopo 20ms ANSWER: B Le porte logiche AND e OR: A. Nessuna delle altre opzioni B. Hanno solo due ingressi C. Possono solo avere un numero di ingressi multiplo di 2 D. Si raggruppano a due a due ANSWER: A
I generatori di costanti sono reti a: A. Due Ingressi B. Zero Ingressi C. Nessuna delle altre opzioni D. Un Ingresso ANSWER: D Esiste differenza fra mintermini, implicanti e implicanti principali? A. Si, le differenze sono sostanziali B. Si, ma le differenze sono impercettibili C. No, non ci sono differenze D. Si, ma non significative ANSWER: A cosa significa sintesi in forma SP in forma canonica? A. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi B. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi diretti o negati C. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi D. L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati ANSWER: B A cosa servono le mappe di Karnaugh? A. Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie B. Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte AND C. Non sono presenti nel programma del corso D. Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte OR ANSWER: D Perché le porte NAND e NOR sono dette universali? A. Perché ogni porta logica può essere fatta usando esclusivamente porte NOR B. Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR). C. Nessuna delle altre opzioni D. Perché ogni porta logica può essere fatta usando esclusivamente porte NAND ANSWER: B E' possibile realizzare una porta NOT con le porte universali? A. Si, solo con le porte NAND
il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti C. Il FF-SR si comporta nel seguente modo: se la variabile s è alta (vale ) e la variabile r è bassa (vale 0), l'uscita viene posta al livello basso (reset), se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello alto (set); se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti D. Il FF-SR si comporta nel seguente modo: se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti ANSWER: B Quando una rete sequenziale asincrona è priva di alee essenziali? A. Nessuna delle altre opzioni B. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso C. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è diverso da quello in cui si finisce variando altre due volte lo stesso bit di ingresso D. Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando un'altra volta lo stesso bit di ingresso ANSWER: B Il modello strutturale per la sintesi di reti sequenziali asincrone prevede: A. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale B. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale C. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale D. La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale ANSWER: C Si possono eliminare i ritardi di marcatura per gli stati interni nella sintesi a porte NAND di un flip- flop SR commerciale? A. Si, perché basta il ritardo introdotto dalle porte NAND
B. Si, perché basta il ritardo introdotto dalle porte NOT C. No, è necessario inserire un livello di logica di ritardo D. Nessuna delle altre opzioni ANSWER: A Quanti stati interni si utilizzano nella sintesi di un flip-flop SR commerciale? A. 3 B. 2 C. 4 D. 1 ANSWER: B Quale è la corretta descrizione a parole del Flip-Flop D-Latch? A. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) sul fronte in discesa di p (trasparenza). Quando p vale 1, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. B. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) sul fronte in salita di p (trasparenza). Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. C. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 1 (trasparenza). Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1. D. Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 0 (trasparenza). Quando p vale 1, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1 ANSWER: C Quale è il principale problema legato al fatto che il FF D-latch è trasparente quando l'ingresso p è a 1? A. Nessuno B. Nessuna delle altre opzioni C. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'ingresso p D. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q ANSWER: D Cosa si intende per modello strutturale con Flip-flop SR per la sintersi di reti sequenziali asincrone? A. Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo. B. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di ingresso C. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di uscita
C. Indirizzi (bidirezionali), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso) D. Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso) ANSWER: D Le memorie RAM statiche sono: A. Reti sequenziali asincrone B. Reti sequenziali asincone con il segnale di clock C. Reti sequenziali sincronizzate D. Reti combinatorie ANSWER: A Le memorie ROM sono: A. Reti sequenziali sincronizzate B. Reti sequenziali asincone con il segnale di clock C. Reti sequenziali asincrone D. Reti combinatorie ANSWER: D Indicare quali sono le corrette regole di pilotaggio dei registri: A. Nessuna delle altre opzioni B. Gli stati di ingresso si devono mantenere stabili intorno al fronte di salita del clock, per un tempo Tsetup prima e Thold dopo C. Stati di ingresso successivi devono essere adiacenti (non possono variare per più di un bit) D. Dato che i registri sono reti sequenziali sincronizzate non esistono regole di pilotaggio ANSWER: B Il fatto che due stati di ingresso ai registri, presentati su istanti di clock (fronti di salita) consecutivi, siano identici, adiacenti o non adiacenti non riveste alcuna importanza. A. Nessuna delle altre opzioni B. E' falso C. E' sempre vero D. E' vero solo se il registro è pilotato da una rete combinatoria a regime ANSWER: C Che cosa è un registro? A. Una collezione di flip-flop D positive edge triggered, quindi una rete sequenziale asincrona B. Nessuna delle altre opzioni C. Una collezione di flip-flop D Latch in cui tutti gli ingressi p sono collegati ad un segnale clock, quindi una rete sequenziale sincronizzata D. Una collezione di flip-flop D Latch, quindi una rete sequenziale asincrona ANSWER: B
Indicare quale delle seguenti descrizioni è quella corretta Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti sequenziali asincrone, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema. Nessuna delle altre opzioni Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema. Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. Ci possono essere anelli di reti combinatorie ma i registri devono avere tutti lo stesso clock. Ci possono essere anche anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema. ANSWER: C Le specifiche di un registro contatore debbono includere: A. La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ). B. La base b in cui il numero verrà espresso e il numero N delle sue cifre C. La base b in cui il numero verrà espresso, il numero N delle sue cifre, Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato e il suo tipo (numero naturale o numero intero con o senza virgola ). D. Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato ANSWER: C Che cosa è un registro contatore? A. Nessuna delle altre opzioni B. Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che, all'arrivo di ogni segnale di sincronizzazione viene: incrementato (contatore up) o decrementato (contatore down) o incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down ) C. Un registro contatore è una rete sequenziale asincrona il cui stato di uscita può essere interpretato come un numero che, quando cambia l'ingresso viene: incrementato (contatore up) o decrementato (contatore down) o incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down ) D. Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che viene: incrementato (contatore up) o decrementato (contatore down) o incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down )
D. La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri reali in base 2, o come numeri irrazionali rappresentati in complemento a 2. ANSWER: A Identificare l'affermazione corretta relativa al linguaggio Assembly: A. Consente di passare facilmente il codice da un processore ad un altro basta che si usi lo stesso sistema operativo B. I programmi vengono compilati molto velocemente C. Essendo a basso livello garantisce un elevato livello di portabilità D. Nessuna delle altre opzioni ANSWER: B Identificare l'affermazione corretta: A. Nella programmazione in Assembly, il programmatore deve specificare quali sono le istruzioni che devono essere eseguite dalla ALU e quali sono quelle che devono essere eseguite dalla FPU B. Nella programmazione in Assembly, il programmatore deve specificare solo quali sono le istruzioni che devono essere eseguite dalla ALU C. Nella programmazione in Assembly, il programmatore deve specificare solo quali sono le istruzioni che devono essere eseguite dalla FPU D. Nessuna delle altre opzioni ANSWER: D Come si possono rappresentare i numeri interi all'interno della ALU? A. Nessuna delle altre opzioni B. In base due C. In virgola mobile D. Modulo e segno, Complemento a due ANSWER: B I registri generali di un processore PC sono A. Nessuna delle altre opzioni B. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 32 bit. C. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 16 bit. D. EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 8 bit. ANSWER: B Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: A. Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, esistono dei casi in cui le porte di I/O non lo sono B. Le locazioni di memoria e le porte di I/O sono strutturalmente identiche l'una all'altra, cioè posso scegliere se scrivere o leggere un dato in una qualunque cella di memoria o porta
C. Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, le porte di I/O non lo sono D. Nessuna delle altre opzioni ANSWER: C Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: A. Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima delle locazioni interessate B. Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello dell'ultima delle locazioni interessate C. Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima e dell'ultima delle locazioni interessate, in modo da specificare un intervallo valido D. Nessuna delle altre opzioni ANSWER: A Il registro EIP (Instruction Pointer register, a volte anche chiamato program counter) contiene: A. L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire B. L'indirizzo della locazione dell'istruzione la cui esecuzione si è appena conclusa C. Nessuna delle altre opzioni D. L'indirizzo della locazione dell'istruzione che il processore sta eseguendo ANSWER: A Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta: A. Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più grande contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più piccolo che contiene gli 8 bit più significativi B. Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit più significativi C. Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit più significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit meno significativi D. Nessuna delle altre opzioni ANSWER: B La seguente istruzione: MOV %EAX, 0x01F4E39A A. Dice al processore di spostare il contenuto del registro EAX nella porta di I/O il cui indirizzo è 0x01F4E39A B. Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A C. Dice al processore di spostare il contenuto della linea di memoria, il cui indirizzo della locazione meno significativo è 0x01F4E39A, nel registro EAX D. Nessuna delle altre opzioni
B. No C. Si, solo con le porte NOR D. Si, solo con le porte NAND Nella sintesi a porte NAND di una rete combinatoria: A. Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme B. Non si suppone nulla C. Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti D. Ci vuole già una base di sintesi a porte NAND Quali sono le differenza fra le reti sequenziali asincrone e le reti combinatorie? A. Nessuna, in entrambi lo stato di uscita dipende dallo stato di ingresso B. Nessuna delle altre opzioni C. Nessuna, entrambe hanno degli elementi di memoria per marcare lo stato interno D. Nelle reti sequenziali asincrone estitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no Quando si deve utilizzare una stato ponte nella sintesi di reti sequenziali asincrone? A. Quando ci sono pochi stati interni B. Nessuna delle altre opzioni C. Quando non bastano i bit per le codifiche degli stati interni D. Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti Quando una tabella di flusso si dice normale? A. Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile B. Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato C. Nessuna delle altre opzioni D. Quando partendo da ogni stato interno al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile Quale è il principale problema legato al fatto che il FF D-latch è trasparente quando l'ingresso p è a 1? A. Nessuno B. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'ingresso p C. Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q D. Nessuna delle altre opzioni
Cosa si intende per modello strutturale con Flip-flop SR per la sintersi di reti sequenziali asincrone? A. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di uscita B. Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo. C. Si tratta di un modello in cui si utilizzano i flip-flop SR come supporto agli stati di ingresso D. Nessuna delle altre opzioni Le memorie RAM statiche sono: A. Nessuna delle altre opzioni B. Matrici di Flip-flop D-Positive Edge Triggered C. Matrici di Flip-Flop SR D. Matrici di condensatori Le specifiche di un registro contatore debbono quindi includere: A. La base b in cui il numero verrà espresso, il numero N delle sue cifre, Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato e il suo tipo (numero naturale o numero intero con o senza virgola ). B. Il numero di bit su cui rappresentare il valore che viene incrementato o decrementato C. La base b in cui il numero verrà espresso e il numero N delle sue cifre D. La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ). Nelle reti sequenziali sincronizzate: A. Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti B. Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi devono essere adiacenti C. Nessuna delle altre opzioni D. Ci possono essere alee essenziali, ma non problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti Il registro EIP (Instruction Pointer register, a volte anche chiamato program counter) contiene: A. L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire B. L'indirizzo della locazione dell'istruzione la cui esecuzione si è appena conclusa C. Nessuna delle altre opzioni D. L'indirizzo della locazione dell'istruzione che il processore sta eseguendo
- trasferimento dati B. Sono istruzioni che si occupano di:
- trasferimento dati
- operazioni aritmetiche
- operazioni di traslazione/rotazione
- operazioni logiche C. Nessuna delle altre opzioni D. Sono istruzioni che si occupano di:
- gestione di sotto programmi
- salti Con riferimento al linguaggio Assembly, cosa sono le istruzioni di controllo? C. Sono istruzioni che si occupano di:
- gestione di sotto programmi
- salti Quali delle seguenti affermazioni relative alla gestione della pila in Assembly è vera? A. il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo;
- l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria;
- il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo. Quali sono i registri utilizzati per la gestione della pila in linguaggio Assembly? A. Nessuna delle altre opzioni B. I registri ESP ed EIP C. I registri ESP ed EBP D. I registri push e pop L'istruzione - ADD source, destination B. Modifica tutti i flag
L'istruzione - SAL destination Effettua uno shift a sinistra dei bit che costituiscono l’operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero. L'istruzione - SHR destination C. Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero L'istruzione - CMP source, destination B. Modifica tutti i flag Con riferimento alle istruzioni di Salto del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera (si consideri che la condizione di salto sia verificata): A. Esse aggiornano il valore di ESP B. Esse aggiornano il valore di EIP C. Esse non modificano il valore di alcun registro D. Nessuna delle altre opzioni Con riferimento alle istruzioni di Salto Condizionato del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera: A. Le condizioni non dipendono dal valore dei flag e i flag vengono modificati B. Le condizioni dipendono dal valore dei flag e i flag non vengono modificati C. Le condizioni dipendono dal valore dei flag e i flag vengono modificati D. Le condizioni non dipendono dal valore dei flag e i flag non vengono modificati Quale delle seguenti affermazioni è vera? D. Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro.
- Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto. Cosa fa l'istruzione Assembly HLT? D. Nessuna delle altre opzioni Con riferimento al linguaggio Assembly GAS, quali delle seguenti affermazioni è falsa? A. Non esistono regole di scopo. B. Non esiste il concetto di variabile locale ad un sottoprogramma. C. Tutte le variabili (cioè la memoria indirizzabile) sono globali. D. La memoria non è accessibile da qualunque sottoprogramma, in qualunque punto.
C. Selezionare i byte da trasferire nella linea indirizzata D. Identificare un byte nello spazio di memoria In un calcolatore basato su processore PC a 32 bit: A. Il processore comanda i piedini /re e ready per l'inizio e la fine del ciclo di bus B. Il piedino ready è comandato dal processore per cominciare un ciclo di bus. Il piedino /re viene comandato dall'esterno per notificare che il ciclo di bus si può concludere C. Il piedino /re è comandato dal processore per cominciare un ciclo di bus. Il piedino ready viene comandato dall'esterno per notificare che il ciclo di bus si può concludere D. Nessuna delle altre opzioni In un calcolatore con spazio di memoria di 4 GB organizzato in linee, il numero di piedini di indirizzo è pari a: A. 29 B. 32 C. 31 D. 30 Il processore PC vede il suo spazio esterno: A. Nessuna delle altre opzioni B. Come un insieme contiguo di linee da 32 byte consecutivi, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea C. Come un insieme contiguo di linee da 4 byte consecutivi, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea. D. Come un insieme contiguo di linee da 4 byte, il primo dei quali ha indirizzo multiplo di 4. Tale indirizzo prende il nome di indirizzo di linea Il processore PC è a 32 bit in quanto: A. Nessuna delle altre opzioni B. E' in grado di trasferire, in 4 cicli di bus, 4 byte C. E' in grado di trasferire, in un unico ciclo di bus, 4 byte D. E' in grado di trasferire, in un unico ciclo di bus, fino a 4 byte Il processore PC è costituito dalla seguenti unità fondamentali: C. Bus Unit (BU), Prefetch Unit (PU), Arithmetic and Logic Unit (ALU), Floating point Unit (FPU), Memory Management Unit (MMU)
Con riferimento alla programmazione mista, nella formazione del record di attivazione, il sottoprogramma chiamato inserisce nella pila: B. I parametri attuali (in ordine inverso rispetto a cui essi sono forniti alla funzione), 2)L'indirizzo di ritorno (il valore attuale di EIP, tramite la CALL) Con riferimento alla programmazione mista, il livello dinamico è: D. Il numero di istanze non ancora terminate di una funzione o di altre funzioni, a partire dal livello dinamico 0 associato alla funzione main(). Come viene distrutto il record di attivazione alla fine dell'istanza di un sottoprogramma? C. Comincia il chiamato che rimuove dalla pila: 1) lo spazio per le variabili locali, 2) il link dinamico,
- l'indirizzo di ritorno (tramite la RET).Successivamente, il chiamante rimuove dalla pila lo spazio per i parametri attuali
