Scarica Formulario Calcolatori Elettronici e più Formulari in PDF di Calcolatori Elettronici solo su Docsity!
FORMULARIO (^) TEORIA CALCOLATORI ELETTRONICI Informazione di^ un simbolo^ I^ Xi
yoga
pfyifffff.IOprobabilità che questo
simbolo (^) sia trasmesso
I Xi log Pai Informazione legata al^ simbolo binario
Contenuto informativo medio entropia della sorgente
HAI ELIA D^
Il
Phi
log
Bff
EPHillogB Phi Sempre (^) positiva da ALGEBRA DI BOOLE
À (^2) teorema dell'assorbimento X (^) EY X (^) Y A A^ B A B A A B A B ma (^) Analisi di una rete
logica
combinatoria
1 Dare un nome a^ tutte le uscite^ dei gate partendo dalla fine
(^2) Sostituire il (^) nome dei (^) gate con le (^) espressioni
logiche corrispondenti
3 Semplificare le espressioni logiche usando l'algebra di Boole
4 Si (^) valuta (^) l'espressione ottenuta (^) per costruire la tabella di (^) verità
ma Sintesi di una rete logica combinatoria con Quine Mccluskey
1 Trovare gli implicanti primi
(^2) Copertura minima
ma (^) Sintesi di una rete (^) logica sequenziale sincrona (^1) Descrizione a (^) parole
2 Diagramma
degli stati (^3) Tabella di (^) flusso (^4) Minimizzazione (^) degli stati 5 Tabella delle (^) transizioni e delle uscite (^6) Sintesi SPO PS
Telapsed TCPU^ TI^ O
clock (^) per instruction^ medio
TCPU NCC TCK Ni^ CPI TCK
Nifty a III^ macchinaFitzigio
CPI medio Pi Fi ma^ occorrenza media dell'istruzione i_esima
MIPS
to effe Speedup EffIIIII
Texecatexec
new LEGGE Di (^) Amdahl FÉE Macchina (^) sequenziale Teg m^ K tempo di^ stadio Tempo di^ esecuzione^ di^ una Istanze mai staa
Tempo di^ esecuzione^ di
una (^) pipeline PIPE K^ M^ I^ Ts Speedup tra^ macchina sequenziali e^ in^ pipeline
Sp e^
M (^) K K (^) In (^11) stalli nella (^) pipeline
SP
Ìl Percentuale di^ stadi Speedup in^ caso^ d ma (^) istruzioni
Penalty
errore di (^) predizione
