Esercizi svolti per Elettronica dei sistemi digitali eCampus 2022?es:Disegnare lo schema logico di un blocco PULSE che generi sull'uscitaOUT, attiva alta, un impulso lungo tre semiperiodi di CK esincronizzato con i fronti di discesa del clock (CK) opportuni, ognivolta che il segnale d’ingresso (IN) presenta una transizione positiva0 1. Si adegui il progetto alle forme d'onda mostrate nella slidesuccessiva.