Pobierz Egzamin z informatyki zagadnienia różne część 4 i więcej Egzaminy w PDF z Informatyka tylko na Docsity!
Zadania szyny:
- Odczyt z pamięci
- Odczyt/Zapis do/z I/O.
- Potwierdzenie przesłania.
- Zgłoszenie zapotrzebowania na magistralę.
- Rezygnacja z magistrali.
- Zgłoszenie przerwania.
- Potwierdzenie przerwania.
Do magistrali podłączonych może być wiele urządzń. Urządzenia te dzielone są na:
a) master – inicjujący działanie. b) slave – odpowiadający na żądanie master.
W przypadku podłączenia do magistrali więcej urządzeń typu master musi istnieć sposób arbitrażu pomiędzy nimi – przyznający priorytety i chroniący przed niedopuszczeniem do magistrali urządzeń o niskim priorytecie.
Wyróżniamy arbitraże:
a) Szeregowy - wykorzystuje się linie sterujacą przydzielajacą magistrale, przekazywaną od urządzenia o najwyższym priorytecie do tego o najniższym.
b) Scentralizowany równoległy - każde urządzenie ma linie sterujacą żądającą dostepu do magistrali, a centralny arbiter wybiera urządzenie otrzymujące dostep.
c) Zdecentralizowany oparty na samodzielnym wyborze – jak scentralizowany, ale urządzenia same ustalają które ma jaki priorytet.
d) Zdecentralizowany z wykrywaniem kolizji – każde urządzenie może wysłać żądanie do magistrali, a jeśli magistrala wykryje kolizję odmówi i urządzenie będzie musiało wysłać żądanie jeszcze raz.
// Szwed Kamil:
a) Centralną funkcję w systemie pełni procesor, który komunikuje się z pozostałymi komponentami za pomocą trzech magistral :
- Magistrala adresowa — służy do przekazywania adresu komórki lub rejestru wejścia wyjścia. Szerokość magistrali adresowej określa obszar adresowy komputera. Ponieważ adres jest liczbą binarną, to dla n linii adresowych obszar ten ma rozmiar 2 n^.
- Magistrala danych — służy do przesyłania danych pomiędzy procesorem a pamięcią lub rejestrami wejścia/wyjścia. Magistrala danych jest dwukierunkowa, tzn. te same linie są używane do zapisu i odczytu informacji.
- Magistrala sterująca — umożliwia procesorowi zapis lub odczyt informacji w pamięci lub w rejestrach wejścia/wyjścia.
b) Magistrala ta zawiera cztery linie sterujące: R, W, MEM oraz IO.
- Linia R — steruje odczytem danych do pamięci lub do rejestrów wejścia/wyjścia.
- Linia W — steruje zapisem danych z pamięci lub z rejestrów wejścia/wyjścia.
- Linia MEM — stan wysoki na linii MEM wybiera pamięć do operacji zapisu/odczytu. Gdy na linii tej panuje stan niski, pamięć jest odłączona (nieaktywna) i nie reaguje na zmiany sygnałów R i W.
- Linia IO — steruje operacjami zapisu i odczytu portów wejścia/wyjścia. W stanie niskim porty są odłączone od magistrali danych i nie reagują na zmiany sygnałów R i W.
- Liniami wyboru pamięci i rejestrów wejścia/wyjścia steruje układ adresowy w procesorze.
c) Metody arbitrażu magistrali:
W systemach z więcej niż jednym urządzeniem master wymagany jest arbitraż magistrali przyznający priorytet określonym urządzeniom master i gwarantujący niezablokowanie urządzeń o niższym priorytecie.
- Arbitraż szeregowy — wykorzystuje sie linie sterująca przydzielająca magistrale, przekazywana od urządzenia o najwyższym priorytecie do tego o najniższym.
- Scentralizowany arbitraż równoległy — każde urządzenie ma linie sterująca żądająca dostępu do magistrali, a centralny arbiter wybiera urządzenie otrzymujące dostęp.
- Zdecentralizowany arbitraż oparty na samodzielnym wyborze — podobny do arbitrażu scentralizowanego, ale urządzenia same określają, które ma wyższy priorytet.
- Zdecentralizowany arbitraż z wykrywaniem kolizji — każde urządzenie może zażądać dostępu do magistrali, a jeżeli magistrala wykryje kolizje, to urządzenie będzie musiało wysłać zadanie jeszcze raz.
4. Typy pamięci, hierarchia pamięci w systemie komputerowym.
// Stolarczyk Ziemowit:
Pamięci możemy dzielić ze względu na:
ulotność:
- pamięci ulotne przechowują dane tak długo, jak długo włączone jest ich zasilanie
- pamięci nieulotne zachowują dane także po odłączeniu zasilania
- możliwość zapisu i odczytu:
- tylko do odczytu (zapis odbywa się w fazie produkcji)
- jednokrotnego zapisu
- wielokrotnego zapisu, ale ograniczoną liczbę razy, długotrwałego i utrudnionego
- wielokrotnego trwającego porównywalnie z odczytem, łatwego i nieograniczoną liczbę razy
- wymagająca kasowania przed zapisem nowych danych
- nośnik:
- półprzewodnikowy (układ scalony)
- optyczny
- magnetyczny
- magnetooptyczny
- polimerowy
- papierowy (np. karta dziurkowana)
- miejsce w konstrukcji komputera:
- rejestry procesora
- pamięć podręczna, czyli cache
Wadą pamięci statycznej jest to, że pamięć ta charakteryzuje się dosyć dużym poborem mocy.
- p. dynamiczna Nośnikiem informacji jest ładunek, który jest gromadzony na poszczególnych tranzystorach typu MOSFET. Kondensatory charakteryzują się tym, że z czasem tracą ładunek. Aby tego uniknąć pamięć jest co jakiś czas odświeżana. Jest to mankament mający wpływ na moc obliczeniową całego systemu komputerowego.
5. Pamięć podręczna.
a) idea pamięci podręcznej oraz założenia na których jest oparte funkcjonowanie pamięci podręcznej
Pamięć podręczna (cache) jest to najwyżej umieszczona pamięć w hierarchii pamięci komputera. Pośredniczy między procesorem a pamięcią główną (RAM). Ma ona względnie niedużą pojemność i jest bardzo szybka (najszybsza ze wszystkich pamięci).
Pamięć podręczna jest elementem właściwie wszystkich systemów - współczesny procesor ma 2 albo 3 poziomy pamięci podręcznej oddzielającej go od pamięci RAM.
Systemy pamięci podręcznej s tak wydajne dzięki lokalności odwołań. Dane, do których odwołanie następuje względnie często, są pamiętane w pamięci przez cały czas. Niektóre systemy pamięci podręcznej umożliwiają wyprzedzanie żądań procesora i wcześniejsze wczytywanie danych, które będą dla niego potrzebne po wielokroć oraz umożliwiają informowanie systemu na temat charakteru danych, które będą buforowane.
Część systemu komputerowego zajmująca się buforowaniem danych (pamięć podręczna) powinna charakteryzować się następującymi właściwościami:
- powinna być jak najbardziej automatyczna
- jej działanie nie powinno wpływać na semantykę pozostałych części systemu
- powinna w jak największym stopniu poprawiać wydajność systemu w warunkach rzeczywistej pracy
b) budowa pamięci podręcznej
Ma jeden lub więcej poziomow oznaczanych L1, L2, itd., zazwyczaj:
- L1 cache - przyśpiesza dostęp do bloków pamięci wyższego poziomu (operacyjną lub podręczną kolejnego poziomu). Zawsze najmniejsza.
- L2 cache - bufor pomiędzy RAM-em, a procesorem.
- L3 cache - wykorzystana, gdy L2 nie jest w stanie pomieścić potrzebnych danych.
Struktura pamięci podręcznej. Pamięć podręczna zawiera C wierszy K po słów każdy. Liczba wierszy jest znacząco mniejsza od liczby bloków w pamięci głównej ( C ≪ M ). W każdej chwili pewien zespół bloków pamięci głównej zostaje pozostaje w wierszach pamięci podręcznej. Jeśli słowo jest odczytywane, to odpowiedni blok jest przenoszony do wiersza pamięci podręcznej. Żaden wiersz nie może być jednoznacznie i trwale przypisany danemu blokowi, gdyż C ≪ M. Stąd każdy wiersz zawiera znacznik określający właśnie zapisany blok (zwykle część adresu pamięci głównej).
Typowa organizacja pamięci podręcznej.
c) parametry opisujące efektywność funkcjonowania pamięci podręcznej
Z punktu widzenia użytkownika dwiema najważniejszymi własościami pamięcia są pojemność i wydajność. Używane są trzy parametry będące miarą wydajności:
- czas dostępu – czas niezbędny do zrealizowania operacji odczytu lub zapisu – czas od chwili doprowadzenia adresu do chwili zmagazynowania lub udostępnienia danych (dla pamięci o dostępie swobodnym). W przypadku pamięci o dostępie nieswobodnym czas ten jest
c) MISD (Multiple Instruction, Single Data) - wiele równolegle wykonywanych programów przetwarza jednocześnie jeden wspólny strumień danych. W zasadzie jedynym zastosowaniem są systemy wykorzystujące redundancję (wielokrotne wykonywanie tych samych obliczeń) do minimalizacji błędów. d) MIMD (Multiple Instruction, Multiple Data) - równolegle wykonywanych jest wiele programów, z których każdy przetwarza własne strumienie danych - przykładem mogą być komputery wieloprocesorowe, a także klastry i gridy.
3. Architektury MIMD ze wspólną pamięcią operacyjną.
a) architektura systemu z wykorzystaniem przełącznika krzyżowego
Jednym ze sposobów łączenia procesorów z pamięcią współdzieloną jest użycie wielu modułów pamięci, do których procesory są przyłączane za pomocą matrycy przełączników.
Architektura z pamięcią wspólną z wykorzystaniem przełącznika krzyżowego
Zalety :
- Problem konfliktu o magistralę ograniczony do sporadycznych konfliktów o magistralę pamięci.
- Procesory mogą używać modułów pamięci równolegle, co znacznie zwiększa szybkość przesyłania danych.
- Możliwa dynamiczna rekonfiguracja sieci. Wady :
- Koszt sprzętu
- Liczba przełączników rośnie z kwadratem liczby procesorów (dlatego sieci przełączników krzyżowych używane raczej do łączenia niewielkiej liczby procesorów).
Przełączniki krzyżowe są skomplikowanymi urządzeniami potrafiącymi łączyć magistrale danych, adresową i sterującą procesora z jednym z modułów pamięci. Każdy przełącznik zawiera układ arbitrażowy do rozstrzygania wielu jednoczesnych prób dostępu do tego samego modułu.
b) architektura systemu z pamięcią wieloportową
Pamięć wieloportowa Użycie pamięci wieloportowej umożliwia bezpośredni, niezależny dostęp każdego procesora i każdego modułu wejścia-wyjścia do modułów pamięci głównej. DO rozwiązywania konfliktów są wymagane układy logiczne związane z pamięcią. Często stosowaną metodą rozwiązywania konfliktów jest stałe przypisanie priorytetu każdemu portowi pamięci. Zwykle interfejs fizyczny i elektryczny każdego portu jest identyczny z tym, jaki występowałby w jednoportowym module pamięci. Potrzeba więc niewiele (lub wcale) modyfikacji procesora lub modułów wejścia-wyjścia, aby dostosować je do pamięci wieloportowej. Rozwiązanie z pamięcią wieloportową jest bardziej złożone niż magistralowe, wymaga bowiem dodania do systemu pamięci dość dużej liczby układów logicznych. Powinno jednak umożliwić uzyskanie większej wydajności, ponieważ każdy procesor ma własną ścieżkę do
każdego modułu pamięci. Inną zaletą rozwiązania wieloportowego jest umożliwienie skonfigurowania części pamięci jako pamięci "własnych" jednego lub wielu procesorów i/lub modułów wejścia-wyjścia. Własność ta pozwala na poprawę zabezpieczenia przed nieupoważnionym dostępem oraz na przechowywanie podprogramów regeneracji w obszarach pamięci, które nie mogą być modyfikowane przez inne procesory. Do sterowania pamięciami podręcznymi powinna być używana metoda jednoczesnego zapisu, ponieważ nie ma innych środków alarmowania innych procesorów o aktualizacji pamieci.
c) architektura systemu z wspólną magistralą
Topologia magistrali (szynowa) – jedna z topologii fizycznych sieci komputerowych charakteryzująca się tym, że wszystkie elementy sieci są podłączone do jednej magistrali (zazwyczaj jest to kabel koncentryczny). Większość topologii logicznych współpracujących z topologią magistrali wychodzi z użytku (wyjątkiem jest tutaj 10Base-2, który nadal może znaleźć zastosowanie). Sieć składa się z jednego kabla koncentrycznego (10Base-2, 10Base-5 lub 10Broad36). Poszczególne części sieci (takie jak hosty, serwery) są podłączane do kabla koncentrycznego za pomocą specjalnych trójników (zwanych także łącznikami T) oraz łączy BNC. Na obu końcach kabla powinien znaleźć się opornik (tzw. terminator) o rezystancji równej impedancji falowej wybranego kabla, aby zapobiec odbiciu się impulsu i tym samym zajęciu całego dostępnego łącza. Maksymalna długość segmentu sieci to w przypadku:
- 10Base-2 – 185 m,
- 10Base-5 – 500 m,
- 10Broad36 – 1800 m. Przesyłanie danych Sieć o takiej topologii umożliwia tylko jedną transmisję w danym momencie (wyjątkiem jest tutaj 10Broad36, który umożliwia podział kabla na kilka kanałów). Sygnał nadany przez jedną ze stacji jest odbierany przez wszystkie (co bez zastosowania dodatkowych zabezpieczeń umożliwia jego przechwycenie, które opiera się wyłącznie na przestawieniu karty sieciowej w tryb odbierania promiscuous), jednakże tylko stacja, do której pakiet został zaadresowany, interpretuje go. Maksymalna przepustowość łącza w tych trzech podanych standardach sieci Ethernet to 10 Mb/s. Zalety :
- małe użycie kabla,
- brak dodatkowych urządzeń (koncentratorów, switchów),
- niska cena sieci,
- łatwość instalacji,
- awaria pojedynczego komputera nie powoduje unieruchomienia całej sieci. Wady :
- trudna lokalizacja usterek,
- tylko jedna możliwa transmisja w danym momencie (wyjątek: 10Broad36),
- potencjalnie duża ilość kolizji,
- awaria głównego kabla powoduje unieruchomienie całej domeny kolizji,
pamięciach podręcznych trzeba sprawdzić, czy nie ma w nich żądanych danych. Jeśli są, to muszą być dostarczone do żądającego procesora. Jeśli nie ma, to muszą być pobrane z pamięci.
d) problem skalowania systemów z wspólna pamięcią typu MIMD
// Do uzupełnienia
4. Architektury MIMD z rozproszoną pamięcią operacyjną.
a) budowa transputera
- Transputer – mikrokomputer w jednym układzie scalonym. Zaprojektowany specjalnie do obliczeń równoległych (szybka komunikacja i łatwość połączenia innymi transputerami). Wraz z transputerem opracowany został język programowania równoległego OCCAM.
- W skład transputera wchodzi procesor typu RISC, wewnętrzna pamięć RAM oraz łącze pamięci zewnętrznej, która umożliwia adresowanie w przestrzeni 4 GB. Do komunikacji z innymi transputerami wykorzystywane są cztery kanały DMA.
- Pierwszym modelem transputera był T-414 z 1985. Zawierał on 32-bitowy procesor oraz 2 kB pamięci RAM. Jego następcą był T-800, w skład którego wchodziła także jednostka zmiennoprzecinkowa. W 1994 powstał model T-9000 wyposażony w 16 kB pamięci, 64- bitową jednostkę zmiennopozycyjną oraz kanały o przepustowości 100 MB/s.
b) podstawowe topologie połączeń transputerów oraz parametry opisujące daną strukturę
Z wykładu:
Potok: Tabela 2D: Całkowite połączenie: wszystko ze wszystkim
Z internetu:
Ring: Hypercube:
Mesh: Torus:
// uzupełnić o parametry struktur
c) wpływ struktury architektury równoległej na złożoność obliczeniową algorytmu, pojęcie adekwatności struktury architektury równoległej z strukturą problemu
Klasy algorytmów:
- pspace - problem dający się rozwiązać bez ograniczenia na czas przy wielomianowym zapotrzebowaniu na jednostki pamięci;
- PH (hierarchia wielomianowa) - problemy o coraz większej złożoności czasowej;
- NP - problemy, dla których istnieją wielomianowe algorytmy niedeterministyczne -> funkcja złożoności jest wykładnicza dla deterministycznych maszynowych.
- P - problemy dające się rozwiązać w wielomianowym czasie na deterministycznych maszynach sekwencyjnych.
Obliczenia klasy P - problemy dużej skali:
- większość problemów dużej skali;
- aplikacyjny charakter;
- w fizyce, sztucznej inteligencji, zagadnieniach militarnych;
- dane zorganizowane w macierze lub prae // prae?
- przyczyniły się do utworzenia koncepcji pozwalających na szybkie przetwarzanie problemów dużej skali: ◦ procesora wektorowego, ◦ procesora wektorowego z przetwarzaniem potokowym, ◦ wektora procesorów wektorowych;
Obliczenia klasy NP :
Dla tej klasy problemów, koncepcje systemów równoległych stały się adekwatnymi modelami obliczeniowymi dla tej grupy problemów. Adekwatność ta polega na zgodności między strukturą problemów a strukturą połączeń w systemach równoległych.
Założenia dot. architektur grafopodobnych:
I postulat regularnośi struktury grafu - wyodrębnienie podgrafu, który można replikować. Ułatwia to rozwiązywanie kwestii dopasowania postaci algorytmu do systemu. II postulat (stopień wierzchołka, długość drogi): ◦ maksymalny stopień D1 jak największy, ◦ maksymalna droga D2 jak najkrótsza; Stopień wierzchołka D1 określa maksymalną ilość procesorów sąsiednich danemu. W praktyce powinno się dążyć do minimalizacji D1 ze względu na koszty interfejsu. Jeśli graf jest nieregularny (wierzchołki mają różne stopnie), wymóg modularności narzuca stosowanie procesorów zdalnych do obsługi maksymalnej możliwej ilości linii iterfejsu. Z tego powodu drugim postulatem jest stałość oraz minimalna wartość wielkości D1. Długość drogi D2 określa maksymalą drogę w systemie między dowolną parą
