Docsity
Docsity

Przygotuj się do egzaminów
Przygotuj się do egzaminów

Studiuj dzięki licznym zasobom udostępnionym na Docsity


Otrzymaj punkty, aby pobrać
Otrzymaj punkty, aby pobrać

Zdobywaj punkty, pomagając innym studentom lub wykup je w ramach planu Premium


Informacje i wskazówki
Informacje i wskazówki

Pytania z egzaminów - Notatki - Informatyka, Notatki z Informatyka

Notatki dotyczące tematów z dziedziny informatyki: pytania z egzaminów, zadania.

Typologia: Notatki

2012/2013

Załadowany 08.03.2013

Kowal_86
Kowal_86 🇵🇱

3.7

(3)

109 dokumenty

1 / 3

Toggle sidebar

Ta strona nie jest widoczna w podglądzie

Nie przegap ważnych części!

bg1
- 1/3 -
ASK Egzamin – zagadnienia i materiały:
Egzamin 2005
(pytania z 2 potoków)
1. porównać (3 roznice min) cache i pam. Głównej,
2. żnica (3 min) między przetwarzaniem sekwencyjnym a potokowym,
3. ISA - jakie elementy wchodzą (wymienić i opisać),
4. fazy wykonywania rozkazu (cykl rozkazowy),
5. wypisz i opisz elementy architektury do zrealizowania forwardingu,
6. porównać (3 różnice min) wirtualnej i pam. głównej - 6pkt,
7. wymienić i opisać (min 3) rodzaje hazardów w przetwarzaniu potokowym - 6pkt,
8. wypisz i opisz elementy organizacji do zrealizowania forwardingu - 6pkt,
Egzamin 2005 (jakiś inny)
1. Na podstawie jakich kryteriów dzieli się systemy wieloprocesorowe (wg. Jakich
klasyfikacji). Opisz utworzone klasy. Zalicz wybrany komputer do jednej z klas i
podaj uzasadnienie.
2. Opisz budowę wybranego procesora RISC. Narysuj jego uproszczony schemat
blokowy, wymień etapy (stages) potoku tego procesora i opisz ich funkcje.
3. Wymień i opisz rodzaj hazardów. Podaj przykład sekwencji instrukcji, której
wykonanie na komputerze DLX spowoduje powstanie hazardu (strukturalnego,
sterowania, danych). Narysuj diagram czasowy przedstawiający sytuację, opisz
czynności wykonywane przez procesor przy wystąpieniu tego rodzaje zdarzenia.
4. Porównaj wybrane cechy komputerów o architekturę CISC, RISC, VLM.
Egzamin 2008 (zaoczni)
żne rozwiązania tego zadania są na forum.
Zadanie 1
Dany jest Komputer o architekturze load/store posługujący się językiem assemblerowskim,
zbliżonym do DLX, przetwarzający liczby całkowite w którym występują 64 żne rozkazy
języka maszynowego. 32 rejestry GPR o długości 32 bitów każdy, 1024 (adresowane za
pomocą kolejnych liczb całkowitych nieujemnych od 0 do 1023) słowa pamięci operacyjnej o
dł. 4 bajtów każde. Zaproponuj format rozkazu maszynowego ( w tym liczbę bitów
niezbędnych dla poszczególnych pól z uzasadnieniem) dla rozkazu assemblerowkiego:
A. load R1, 100
B. Add R1, R2, R3
C. j 1000
D. nop
Zadanie 2
Dana jest 32 bitowa liczba dwójkowa L zapisana w kodzie szesnastkowym L = 44618000 H
Jaką wartość reprezentuje ta liczba jeżeli koduje ona :
A. Liczbę ZMP pojedynczej precyzji, zgodna z normą IEEE 754
B. Liczbą STP w kodzie u2 zgodnie z normą IEEE 754
docsity.com
pf3

Podgląd częściowego tekstu

Pobierz Pytania z egzaminów - Notatki - Informatyka i więcej Notatki w PDF z Informatyka tylko na Docsity!

ASK Egzamin – zagadnienia i materiały:

Egzamin 2005

(pytania z 2 potoków)

  1. porównać (3 roznice min) cache i pam. Głównej,
  2. Różnica (3 min) między przetwarzaniem sekwencyjnym a potokowym,
  3. ISA - jakie elementy wchodzą (wymienić i opisać),
  4. fazy wykonywania rozkazu (cykl rozkazowy),
  5. wypisz i opisz elementy architektury do zrealizowania forwardingu,
  6. porównać (3 różnice min) wirtualnej i pam. głównej - 6pkt,
  7. wymienić i opisać (min 3) rodzaje hazardów w przetwarzaniu potokowym - 6pkt,
  8. wypisz i opisz elementy organizacji do zrealizowania forwardingu - 6pkt,

Egzamin 2005 (jaki ś inny)

  1. Na podstawie jakich kryteriów dzieli się systemy wieloprocesorowe (wg. Jakich klasyfikacji). Opisz utworzone klasy. Zalicz wybrany komputer do jednej z klas i podaj uzasadnienie.
  2. Opisz budowę wybranego procesora RISC. Narysuj jego uproszczony schemat blokowy, wymień etapy (stages) potoku tego procesora i opisz ich funkcje.
  3. Wymień i opisz rodzaj hazardów. Podaj przykład sekwencji instrukcji, której wykonanie na komputerze DLX spowoduje powstanie hazardu (strukturalnego, sterowania, danych). Narysuj diagram czasowy przedstawiający sytuację, opisz czynności wykonywane przez procesor przy wystąpieniu tego rodzaje zdarzenia.
  4. Porównaj wybrane cechy komputerów o architekturę CISC, RISC, VLM.

Egzamin 2008 (zaoczni)

Różne rozwiązania tego zadania są na forum.

Zadanie 1

Dany jest Komputer o architekturze load/store posługujący się językiem assemblerowskim, zbliżonym do DLX, przetwarzający liczby całkowite w którym występują 64 różne rozkazy języka maszynowego. 32 rejestry GPR o długości 32 bitów każdy, 1024 (adresowane za pomocą kolejnych liczb całkowitych nieujemnych od 0 do 1023) słowa pamięci operacyjnej o dł. 4 bajtów każde. Zaproponuj format rozkazu maszynowego ( w tym liczbę bitów niezbędnych dla poszczególnych pól z uzasadnieniem) dla rozkazu assemblerowkiego:

A. load R1, 100 B. Add R1, R2, R C. j 1000 D. nop

Zadanie 2

Dana jest 32 bitowa liczba dwójkowa L zapisana w kodzie szesnastkowym L = 44618000 H Jaką wartość reprezentuje ta liczba jeżeli koduje ona : A. Liczbę ZMP pojedynczej precyzji, zgodna z normą IEEE 754 B. Liczbą STP w kodzie u2 zgodnie z normą IEEE 754

Zadanie 3

Opisać za pomocą notacji przesłań między rejestrowych i wyjaśnić czynności wykonane przez DLX w fazie A. IF B. EX C. WB

Zadanie 4

Wyjaśnić: A. czas dostępu, B. RAM, C. CAS,

Zadanie 5

Dany jest fragment kodu assem. DLX. Komp ten nie jest wyposażony w forwarding. Narysować diagram cykli zegarowych, i obliczyć: A. liczbę cykli zegarowych B. liczbę instrukcji C. CPI z dokładnością do dwóch miejsc po przecinku dla wykonania tego kodu bez analizy instrukcji trap.

.data a: word 2 b: word 5 c: word 8 d: word 9 e: word 2 f: word 3

.text

lw r1,a(r0) lw r11,d(r0) lw r2,b(r0)

tam: lw r12, e(r0) add r3,r1,r sub r13,r11,r sw c(r0),r sw f(r0),r subi r1,r1# bnez r1,tam

trap

Z Sylabusa

  1. Schemat blokowy komputera. Model von Neumanna. Pojęcie architektury i organizacji. Technika cyfrowa i systemy cyfrowe. o Logika cyfrowa: OiASK, strona 765 o Model von Neumanna: OiASK, strona 39 o Architektura i organizacja: OiASK, strona 24
  2. Architektura języka wewnętrznego. Lista rozkazów, formaty rozkazów i danych, typy operacji, tryby adresacji. o Właściwości rozkazów, itp.: OiASK, strona 369 o Formaty rozkazów: OiASK, strona 442 o Rodzaje operacji: OiASK, strona 383