Circuiti Combinatori: Introduzione ai Concetti Fondamentali, Schemi e mappe concettuali di Elettronica Applicata

Scarica Circuiti Combinatori: Introduzione ai Concetti Fondamentali e più Schemi e mappe concettuali in PDF di Elettronica Applicata solo su Docsity!

Ogni passo di elaborazione aggiunge rumore

• Per i segnali digitali la degradazione dovuta al rumore è recuperabile (se contenuta entro certi limiti). DISPOSITIVI CMOS
• Modello semplificato di un transistore MOS
  • Interruttore non ideale con resistenza Ron.
• Corrente scorre tra Drain e Source se la tensione tra Gate e Source supera la tensione di soglia del MOS
  • Modello statico, non considera le capacità di gate. INVERTITORE CMOS
• Due transistor:
  • PMOS pull-up
  • NMOS pull-down
• PMOS funziona bene come interruttore verso Vdd
• NMOS funziona bene come interruttore verso GND
• Ingresso a Vdd:
  • NMOS lineare (a corrente zero)
  • PMOS “spento”
  • Uscita a 0
• Ingresso a 0:
  • NMOS “spento”
  • PMOS lineare
  • Uscita a V dd
• La transizione avviene a una tensione di “soglia” VT
• Diversa da quelle (Vth) dei transistor!!!! Quando il pull-up è acceso, il pull-down è spento, e viceversa !!!

PORTE CMOS COMPLESSE

MOS sono inerentemente invertenti Ingresso alto(1) -> NMOS acceso -> uscita bassa(0) Ingresso basso(0) -> PMOS acceso -> uscita alta(1). Quando i due ingressi sono a 1, gli NMOS accesi non sono circuiti aperti, a differenza dei PMOS, e quindi l’uscita Vout=0. Quando i due ingressi sono a 0, gli NMOS sono spenti (circuiti aperti) e i PMOS sono invece chiusi e la Vout=VAL= Quando almeno un ingresso è a 0, almeno un PMOS è un circuito chiuso quindi come prima Vout = VAL = Procedimento per realizzare la funzione logica combinatoria:

• Partire dal pullman-down e operazione AND/OR -> struttura serie/parallelo
• Tracciare la parte complementare (pull-up) sostituendo serie con parallelo e viceversa

CIRCUITO DI USCITA TOTEM POLE

L’uscita di un circuito logico binario può essere vista come un deviatore tra Val e massa. Stato H: tensione di uscita = Val Stato L: tensione di uscita = GND CIRCUITO DI USCITA A 3 STATI L’uscita 3S può assumere tre stati:

• H: livello logico HIGH(1)
• L: livello logico LOW(0)
• Z: alta impedenza (lo stato logico dipende da altre parti del circuito) I due interruttori possono essere entrambi aperti. Aggiunge una posizione Z al deviatore di uscita. In Z lo stato dell’uscita dipende dal circuito esterno. Si usano quando ci sono molti parlatori sullo stesso segnale, tipo quando molte cpu vogliono usare lo stesso bus. PERCHÉ COLLEGARE INSIEME PIÙ USCITE Per realizzare sistemi modulari in cui non è noto a priori il numero di dispositivi logici connessi (ad esempio il numero di schede effettivamente presenti sulla scheda madre di un PC) L’ingresso di un CMOS non può mai essere scollegato in quanto funziona da antenna e recepisce qualunque disturbo Un modulo di controllo genera le abilitazioni in modo esclusivo (una sola per volta). Bisogna sapere a priori quale uscita abilitare. Esempi: lettura di memorie o registri, multiplexer. Non usabile se non è possibile una selezione a priori CIRCUITO OPEN DRAIN Solo interruttore verso GND, L’NMOS chiuso

PARAMETRI DINAMICI

• I segnali reali hanno fronti con pendenza finita
  • il riconoscimento del nuovo stato logico avviene con ritardo rispetto al momento in cui iniziata la transizione
• All’interno del modulo avvengono variazioni di tensioni e correnti: non possono essere istantanee
  • Ritardo nel passaggio di segnali logici ingresso à uscita
• La combinazione di questi parametri determina
  • Ritardi nella propagazione dei segnali logici entro il sistema
  • Limiti alla velocità operativa
• Sistemi reali: celle multiple LRC, parametri distribuiti
  • Analisi semplificata con modelli lineari RC
• Tempi di transizione : salita (rise) e discesa (fall)
  • definiti tra 10% e 90% della variazione
• Ritardi tra ingressi e uscite ( tempi di propagazione tP )
  • definiti con riferimento al 50% della variazione VOH-VOL
  • ritardi effettivi da valutare dalla Vo(t) e VT CAPACITÀ NEL TRANSISTOR MOS
• Capacità di gate (CGB) tra il gate e il substrato. Deve essere grossa per indurre un gran rumore di portatori nel canale
• Capacità di interconnessione Le altre capacità sono parassite e rallentano il circuito e devono essere RITARDI

limitato dal carico capacitivo Pilotare più porte logiche -> capacità di ingresso in parallelo -> aumenta il ritardo Ritardi con i pass-gate

• Il pass gate è un MOS (o una coppia p-n in parallelo) inserito in serie tra blocchi logici convenzionali
• Il pass gate chiuso inserisce una resistenza serie Ron (confrontabile con Ro) Rimane valido il modello RC
  • Aumenta la costante di tempo (crescono R e C)
  • Evitare di inserire più pass gate in serie … RIASSUMENDO… Ritardi di propagazione
• Entro i dispositivi logici sono presenti gruppi RC
• Introducono ritardi tra variazioni all’ingresso e sull’uscita
• I ritardi di propagazione interni (tP) dipendono da:
  • R e C interni al dispositivo
  • Pendenza dei fronti di ingresso » fronti lenti aggiungono ulteriori ritardi
• Il costruttore specifica il ritardo massimo complessivo
  • Misurato con specifiche condizioni di funzionamento: capacità, alimentazione, … Ritardi complessivi
• I ritardi complessivi (da porta a porta: trasmissione tD + interni: propagazione tP) dipendono da:
  • Pendenza dei fronti di ingresso
  • Livelli del segnale e della soglia all’ingresso » la variazione di stato è rilevata quando VI attraversa VT » VT è tra VIL e VIH; il ritardo non è esattamente definito – Ro e Ci (modello lineare) » Numero di ingressi collegati a ciascuna uscita
  • Condizioni operative (alimentazione, temperatura, …)
• Per avere bassi ritardi:
  • Uscite a bassa Ro (alta IO, carica/scarica rapida delle Ci)
  • Ingressi con bassa capacità equivalente Ci SEGNALI DIGITALI DIFFERENZIALI Riduzione dei disturbi:
• Immunità ai disturbi dall’esterno (sono di modo comune)
• Minor irraggiamento verso altri circuiti

TENDENZA NELLE INTERFACCE

• Da parallelo a seriale
  • cavi e connettori più piccoli
  • miglior controllo della propagazione (lezioni C)
• Tensioni di alimentazione più basse
  • riduce il consumo e i disturbi
• Uso di segnali differenziali
  • maggiore immunità al rumore
• Combinazione delle due tecniche:
  • LVDS: Low Voltage Differential Signalling
  • Link differenziali seriali L V: USB, Firewire, SATA, HDMI, ... Le tensioni all’interfaccia sono decise dalle porte che pilotano (cioè dagli stadi di uscita )
  • Devono essere maggiori (a livello alto) o minori (a livello basso) della soglia delle porte pilotate
  • Considerando incertezza (Vih/Vil) e margine di rumore (NMh, NMl)
• Le correnti che circolano nelle interfacce sono decise dalle porte pilotate (cioè dagli stadi di ingresso ) e dagli eventuali carichi (Rpu, etc.)
  • Devono essere minori in totale (cioè sommandole tutte) e in modulo del modulo delle correnti massime in uscita (Ioh/Iol)
  • Nel caso del CMOS, Iih/Iil sono trascurabili, quindi il fanout è limitato dai ritardi (cioè dalle Cin totali) VERIFICA DELLA COMPATIBILITÀ LOGICA
• Analizzare separatamente stato alto e stato basso

1. Verificare la compatibilità dei livelli di tensione
   • Stato L: VOL < VIL; Stato H: VOH > VIH
2. Calcolare le correnti richieste dall’uscita per le condizioni H e L
   • MOS: IIL, IIH (ingresso dei circuiti digitali) trascurabili
   • Altri dispositivi (BJT di potenza, R, …): correnti calcolabili come V/R » se collegati a VAL consumano solo nello stato L » se collegati a GND consumano solo nello stato H
3. Verificare la compatibilità delle correnti
   • Stato L: IO < IOL; Stato H: IO > IOH Tensione = V(t) =(V(∞)- V(0))(1-e^(-t/RC))+ V(0)

Come ridurre la potenza?

• Ridurre la frequenza di commutazione F
  • operazioni più lente, richiedono più tempo » inutile in termini di energia totale – usare algoritmi che richiedono minor numero di commutazioni (operazioni logiche elementari)
• Ridurre la capacità C
  • miglioramenti della tecnologia (dispositivi più piccoli)
• Ridurre l’escursione di tensione VH - VL
  • dipendenza quadratica, effetto marcato
  • ridurre deltaV , ma mantenere i margini di rumore (logiche LV) Prodotto potenzaritardo*
• Circuito logico ideale:
  • Potenza dissipata nulla: P D = 0
  • Ritardo nullo: TP = 0
• Circuiti logico reale:
  • potenza e ritardo quanto più bassi possibile
• PD e TP dipendono dalle capacità parassite C e dalle correnti I di carica/scarica delle capacità
  • C è legato alla tecnologia, I è scelto dal progettista » Correnti elevate: alta velocità e forte dissipazione » Correnti deboli: bassa velocità e bassa dissipazione
  • maggior ritardo / minor potenza, e viceversa
• Per una data tecnologia
  • il prodotto P D * TP (di una singola porta) è costante » Iperbole nel diagramma PD, TP
• Il reale fattore di merito della tecnologia è il prodotto potenzaritardo (PDTP)
• Migliorando la tecnologia
  • si riduce C
  • si riduce deltaV (senza intaccare il margine di rumore)
  • minore dissipazione
  • minore ritardo