Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
aquí encontraras información sobren circuitos comvinacionales como cales son y para que sirven
Tipo: Apuntes
1 / 31
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
LINARES N.L. A OCTUBRE DEL 2019
Circuito combinacional. Está formado por funciones lógicas elementales ( AND, OR, NAND, NOR, etc. ),
que tiene un determinado número de entradas y salidas. Es un circuito cuya salida depende solamente de la
"combinación" de sus entradas en el momento que se está realizando la medida en la salida.
Los circuitos de lógica combinacional son hechos a partir de las compuertas básicas compuerta AND,
compuerta OR, compuerta NOT. También pueden ser construidos con compuertas NAND, compuertas
NOR, compuerta XOR, que son una combinación de las tres compuertas básicas.
La operación de los circuitos combinacionales se entienden escribiendo las ecuaciones booleanas y sus
respectivas tablas de verdad. En este ejemplo la ecuación booleana es: F = A.B’+A’.B
donde: A’ es “A negado” y B’ es “B negado”
Entre los circuitos combinacionales clásicos tenemos:
Lógicos
Generador/Detector de paridad
Multiplexor y Demultiplexor
Codificador y Decodificador
Conversor de código
Una posible definición de estos estados sería la siguiente:
El estado transitorio es aquel espacio temporal que va desde el cambio de las entradas hasta que la
salida se estabilice.
En este estado, tanto las señales internas como las de salida pueden sufrir cambios (no necesa-
riamente uno solo, sino que pueden ser varios), aunque las señales de entrada no cambien. Estos posibles
cambios son los necesarios para que el circuito busque su estabilización.
El estado estacionario es aquel espacio temporal que va desde la estabilización del circuito lógico hasta
que lasentradas vuelvan a cambiar.
En este estado, ninguna de las señales del circuito puede sufrir ningún cambio, a no ser que sean las
señales de entrada.Es decir, en el estado transitorio se producen todos los cambios necesarios en las
señales de salida (e internas) hasta conseguir la estabilización del circuito. En cambio, en el estado
estacionario, las señales de salida (e internas) están estables a su valor correcto. Por lo tanto, el
comportamiento lógico hay que observarlo en el estado estacionario, en el cual no se producirá ningún
cambio adicional debido al cambio actual de las señales de entrada.
Un bloque combinacional es un circuito lógico combinacional con una funcionalidad determinada.
Está construido a partir de puertas, como los circuitos que hemos visto hasta ahora.
Un multiplexor es un bloque que cumple la función de guardia urbano en circuitos electrónicos. Tiene
un determinado número de señales de entrada que “compiten” para conectarse a una señal única de salida,
y unas señales de control que sirven para determinar qué señal de entrada se conecta en cada momento
con la salida
Imaginemos que en una ciudad hay tres calles que confluyen en otra calle de un solo carril. Será
necesario un urbano o algún tipo de señalización para controlar que en cada momento circulen hacia la
calle de salida los coches provenientes de una única calle confluente. Más concretamente, las entradas y
salida de un multiplexor son las siguientes:
entrada de datos numerada con el 0 es la de menos peso y, la numerada con el 2m – 1, la de más peso.
Diremos que la entrada de control numerada con el 0 es la de menos peso, y la numerada con m – 1, la de
más peso.
La figura 17 muestra dos posibles representaciones gráficas de un multiplexor 4-1, es decir, con m = 2
(podéis ver el primer recuadro al margen). La diferencia entre éstas es que en la primera ponemos los
nombres de las entradas, mientras que en la segunda sólo indicamos con los signos “+” y “–” cuáles son
las de más y las de menos peso (se asume que el resto está ordenado en orden de peso). Las dos
representaciones son igualmente válidas. En general, no escribiremos el nombre de la salida (tal y como
se hace en la segunda representación) porque la podemos identificar de manera inequívoca por el hecho
de que está dibujada en el punto del multiplexor donde se juntan las dos líneas oblicuas interiores.
También, en el caso de los multiplexores 2-1, que sólo tienen una entrada de control, podemos
identificarla por la letra “c” (sin número) o bien no ponerle el nombre, ya que la podemos identificar
inequívocamente por el hecho de que estará dibujada en un lado corto del multiplexor.
igura 17 también muestra la tabla de verdad que describe el funcionamiento del multiplexor (en este
caso un multiplexor 4-1), que es el siguiente: • Cuando la entrada de validación vale 0, la salida del
multiplexor se pone en 0 independientemente del valor de las entradas de datos. En la tabla, esto lo
reflejamos poniendo x en las columnas correspondientes a las entradas de datos, en la fila en la que VAL
= 0. • Cuando la entrada de validación está activa (vale 1), entonces las entradas de control determinan
cuál de las entradas de datos se conecta con la salida de la forma siguiente: se interpretan las variables
conectadas en las entradas de control (c1 y c0 en el ejemplo) como un número codificado en binario con
m bits (la entrada de más peso corresponde al bit de más peso); si el número codificado es i, la entrada de
Generalmente realizan las operaciones aritméticas en código binario decimal o BCD exceso 3, por
regla general los sumadores emplean el sistema binario. En los casos en los que se esté empleando
un complemento a dos para representar números negativos el sumador se convertirá en un
sumador- substractor (Adder-subtracter). Tipos de sumadores:
Half-adder.
Full-Adder.
Metodo Ripple Carry-
ook-Ahead.
Carry-select.
Sumador binario El sumador binario es el elemento básico de la unidad aritmética de cualquier
ordenador, pues cualquier operación aritmética básica puede realizarse a partir de sumas y restas
repetidas. Para sumar dos números de n bits, hay que sumar dos a dos los bits del mismo peso y el acarreo
de la suma de los bits de peso inmediato inferior.
Semisumador (half adder) Es un circuito combinacional que realiza la suma de dos dígitos binarios,
obteniendo su suma y el acarreo para la etapa siguiente. No tiene en cuenta el bit de acarreo de la etapa
anterior. Su tabla de verdad, y símbolo como bloque es:
Implementando por "1": S = a' · b + a · b' = a Å b C = a · b La suma S responde a una función OR-
exclusiva y el acarreo C a una función AND
Si no deseamos utilizar la puerta OR-Exclusiva por su coste superior, el semisumador se puede
implementar de la siguiente forma:
Implementando por "0":
S = (a+b) · (a'+b') =
= ((a+b) · (a'+b'))' ' = ((a+b)' + (a'+b')')' = ((a+b)’ + (a·b))' =
= (a+b) ·
(a·b)' C = a · b
De esta forma obtenemos un circuito mucho más simple.
Cout = a·b + a· Cin + b· Cin = a·b + Cin·(a·b' + a'·b) = a·b + Cin·(a b)
Hemos manipulado las funciones de salida S y Cout para que incluyan
la
OR-Exclusiva (recordar la función S del semisumador).
Esto significa que para implementar la función sumador completo, se
pueden utilizar dos puertas OR-Exclusiva.
Por razones económicas, los fabricantes emplean para la
implementación circuitos de nivel superior (más lentos), pero que permiten
un gran ahorro en el número de puertas empleadas
Una forma simple de implementar la etapa de sumador es a partir de dos
semisumadores. Como hay que sumar los dos bits (dígitos) del mismo
peso más el acarreo anterior, se utiliza un semisumador para sumar los dos
dígitos y el resultado se suma con el acarreo anterior mediante otro
semisumador. Si en alguna de las dos sumas parciales se produce acarreo,
habrá acarreo en la etapa de sumador (función OR). Esto puede
comprobarse en la tabla de verdad. La etapa de sumador puede
implementarse con el siguiente circuito.
Para sumar números de n bits, se pueden emplear diferentes
circuitos, pero todos llevan como unidad básica la etapa de sumador. La
forma más simple de realizar un sumador de n bits es disponer de n etapas
de sumador, conectadas de tal forma que la salida de acarreo de cada etapa
excita a la entrada de acarreo de la etapa siguiente. Este circuito se
denomina sumador paralelo con acarreo en serie. Denotamos con
subíndices cada uno de los bits de los sumandos, indicando con el
subíndice 1 el bit menos significativo (LSB).
Su esquema es el siguiente:
an bn a 3 b 3 a 2 b 2 a 1 b 1
Cn C 2 C 1 0
v.
A = an ... a 1 (n bits)
B = bn ... b 1 (n bits)
iguales, todos los bits deben ser iguales, es decir, las salidas S2 (a=b)
correspondientes a cada uno de los circuitos comparadores de 1 bit deben ser todos 1.
Por tanto, tendremos que unirlas todas en una puerta AND.
Detector de desigualdad (AB)
Para determinar una desigualdad entre dos números binarios A y B de "n" bits, el
procedimiento general consiste en:
desplazándonos hacia el bit menos significativo (LSB).
debemos continuar con el proceso, examinando los siguientes bits
de orden inmediatamente inferior.
entre ambos queda ya establecida, y finalizamos el proceso;
cualquier otra desigualdad entre bits de posiciones de orden menor
debe ignorarse. Es decir, la relación de más alto orden es la que
tiene prioridad.
Ejemplos de comparadores de magnitud serían: 74HC85 (4 bits MSI)
Igual que en el caso de los circuitos sumadores, podemos concatenar varios
circuitos comparadores para comparar números binarios de más bits.
En el siguiente esquema vemos un comparador de 8 bits formado
por dos comparadores de 4 bits.
1..
n
n
Para el caso del comparador 74HC85, "1" = +5v. y
"0" = 0v.
n
recibidos es impar.
Ejemplo de circuito integrado de paridad de 9 bits (8 de información + 1 de paridad) es el circuito
Codificadores y decodificadores
Este decodificador tiene la limitación de que sólo puede estar activa una entrada en
un momento dado: si se activan simultáneamente dos entradas, la salida produce una
combinación incorrecta. Para resolver esta ambigüedad, algunos circuitos
codificadores deben establecer una prioridad de entrada para asegurar que sólo se
codifique una entrada. Por ejemplo, en este caso podríamos haber establecido una
prioridad más alta para las entradas con subíndices mayores.
Otra ambigüedad de este codificador es que se genera una salida de 0’s cuando todas las
entradas son 0, pero esta salida es igual que cuando D 0 =1. Esta discrepancia puede
resolverse dando una salida más para indicar que al menos una de las entradas es igual
a 1.
4.2.1.2 Ejemplo: Teclados
Ejemplos típicos de codificación son los utilizados en los teclados de los computadores y
máquinas de calcular. En un teclado alfanumérico , por ejemplo, tenemos 27 teclas para
letras y 10 para cifras. Cada tecla va conectada a una línea eléctrica, que estará a nivel
lógico “1” ó “0”, según la tecla correspondiente esté pulsada o no.
Para que la información enviada por el teclado al computador se transmita, es inviable
disponer de tantas líneas como teclas. Por ello se emplea un codificador que permite
pasar del número de líneas igual al de teclas, a sólo 7 líneas, si se emplea, por ejemplo,
código ASCII.
Otro caso típico es el del teclado numérico , en el cual, mediante un codificador, se pasa de 10
líneas a 4 líneas. Vamos a ver como ejemplo este caso, suponiendo que el código de salida es
BCD (Decimal Codificado en Binario).
Como hay 10 símbolos diferentes serán necesarias 10 entradas y 4 salidas. La
correspondencia entre entradas y salidas se representa en la tabla siguiente:
Entradas Salidas
9
8
7
6
5
4
3
2
1
0
3
2
1
0
Implementando por “1”, las 4 funciones de las salida son:
que pueden realizarse mediante puertas OR:
Notemos que E 0 no participa en la elaboración del código de salida. En el caso del teclado
sería equivalente pulsar "0" que no pulsar nada. En estos casos se añade una salida
adicional que indica cuando se ha pulsado alguna tecla.
4.2.1.3 Tipos de codificadores:
Existen dos tipos de codificadores:
Codificadores sin prioridad
Codificadores con prioridad
Cualquier codificador que funcione como el descrito anteriormente recibe el nombre de
codificador sin prioridad , y se caracteriza porque, en caso de presentarse dos entradas
simultáneas o más, las salidas obtenidas serán todas aquellas que correspondan a cada
entrada por separado. Por tanto, en estos codificadores sólo se puede poner a “1” una
sola entrada, pues de otro modo, la salida es incorrecta.
Existe otro tipo de codificadores, llamados codificadores con prioridad , que en el caso
de activarse más de una entrada, la combinación de salidas obtenida corresponde a la
entrada de mayor valor decimal de entre las activadas. Por ejemplo, si pulsamos las
teclas 1 y 3 simultáneamente, se queda con el 3.
