¡Descarga Problemas de Práctica para Circuitos Digitales I: Examen Parcial y más Ejercicios en PDF de Circuitos Digitales solo en Docsity!
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 PROBLEMAS DE PRÁCTICA I EXAMEN PARCIAL
- Se desea medir una señal analógica que varía entre O y 75 Kg. ¿Cuántos bits se deben usar para representar la señal en digital, con un error de cuantización máximo de 0.01 %? Considere que el error de exactitud es cero.
- La salida de un transductor de presión, se obtiene como una señal eléctrica en una escala de 0-10 V, y luego se pasa por un convertidor analógico a digital. Se determina que una lectura a la salida del convertidor igual a 1000 0000 0000, resulta en un valor de presión de 75 Kg/cm^2. Si se supone que el error de exactitud es cero, determine: a. El tamaño de la plena escala en unidades de ingeniería b. El error de cuantización máximo en unidades de ingeniería. c. Cuál debe ser la menor cantidad de bits del convertidor, para que el error máximo de cuantización sea menor del 0.1 % F.S.
- Se desea determinar el volumen de líquido en un tanque cilíndrico de área de sección transversal constante e igual a 20 m^2 , midiendo una señal de nivel mediante un sensor que envía una señal de 0 a 10 voltios proporcional al nivel en el tanque. La altura máxima del líquido en el tanque es de 15 metros. Si la exactitud de la medición del volumen debe ser ± 0.1 m 3 , determine cual es el mínimo número de bits que se requieren para digitalizar en binario la señal de nivel, al utilizar un convertidor analógico a digital con una exactitud de 0.01 % FS.
- Convierta a base 4, el número 211.20 3 , empleando aritmética de base 4. Muestre el procedimiento seguido. Obtenga el resultado fraccional con 4 cifras.
- Determine la base para la cual la siguiente operación es correcta: 302b,/20b= 12.1b
- Realice directamente las siguientes conversiones de cantidades a la base numérica especificada. Calcule los valores decimales con cuatro cifras significativas. 31425 = 3 ; 5392.15 10 = 2 : 3947 10 = 8.
- Realice la conversión numérica directa de base con dos decimales para el siguiente número, incluya todo el procedimiento 332.22 4 = ________________ (^3)
- Explique si existe un número de 8 bits que al sumarse con X= $C7, dé un resultado con una condición de rebase si: a) El número X está representado sin signo, b) El número X está representado con signo en el sistema numérico de números con signo en complemento a 2.
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423
- Use la representación de números negativos en complemento a 16 para realizar la operación 3A7CD- 692 F4.
- Realice las siguientes operaciones. Para cada una incluya todo el procedimiento de solución: a. Convierta de manera directa, con cuatro dígitos a la derecha del punto, el número 683.325 10 a base 6. b. Realice el producto en base 6 : 531.4 6 X 23 6 Incluya todo el procedimiento. c. Realice la resta 8114 10 - 147310 mediante la suma de complementos de base. d. Exprese el número en complemento a 2: 111011101 2 en una representación signo más magnitud en BCD.
- Realice las siguientes operaciones. Para cada una incluya todo el procedimiento de solución: a. Convierta de manera directa el número 863.203125 10 a base 8 b. Realice el producto en base 5 : 413.2 5 X 32 5 c. Realice la resta 614 10 - 37310 mediante la suma de complementos de base. d. Exprese el número sin signo 110111012 en BCD
- Se tiene un convertidor analógico a digital que convierte con una resolución de 16 bits, incluyendo el signo. Se desea usar este convertidor para leer las temperaturas a que operan los circuitos integrados, las cuales oscilan entre - 125 y + 125°C. El convertidor se programa para que lea señales analógicas de entrada entre - 5 y +5VDC y que su código binario salga en complemento a dos. Calcule los valores de temperatura para los códigos binarios 0100 0111 0011 0101 y 1010 1100 1110
- Considere que el error de exactitud es de 1%FS
- Represente en octal y BCD la cantidad sin signo $A6CC.
- Un sistema digital de control de IoT (Internet of Things) debe recibir una máscara de 1 byte proveniente de internet. Dicha máscara contiene las salidas a ser activadas en el control. Como se sabe los protoclos de comunicación en internet transmiten en ASCII. De esta manera, por ejemplo, si se desean activar las salidas 3, 6 y 8 la máscara sería 10100100 y el “string ASCII codificado en hexadecimal recibido será X1X2X3=$31$36$34, donde X1, X2 y X3 son los tres bytes del código ASCII recibidos. Encuentre la ecuación que convierte el código ASCII en el valor binario (Z) como una función de X1, X2 y X3.
- Una aplicación mide presión en psi (“pounds for square inch”) en el rango de 0 a 15 psi y esta es convertida de manera lineal en un voltaje de 0 a 5 voltios. Si se utiliza un convertidor analógico a digital de 10 bits con una exactitud de 1% F.S. Entonces calcule:
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 no está cerrado, cuando el motor está funcionando. Diseñe el circuito lógico mínimo para la función ALARMA, si se cuenta con entradas para: Motor Funcionando (MF), Luces Encendidas (LC), Contacto de Ignición (CI), Cinturón de Chofer Cerrado (CCC), Cinturón de Pasajero Cerrado (CPC), Asiento de Pasajero Ocupado (APO), Puerta Abierta (PA). Incluya todo el procedimiento y muestre un diagrama esquemático final del circuito.
- Cinco estudiantes, Ana, Juan, Luis, María y Pedro, están planificando un viaje en automóvil, para lo cual deben cumplir las siguientes condiciones :
- Si María va, Pedro debe ir.
- Si Juan va, Ana y María deben ir también
- O Ana o Juan o ambos deben ir
- O Luis o Pedro, pero no ambos, deben ir
- O van Ana y Luis, ambos, o no va ninguno de los dos. Deducir una función de conmutación que nos indique qué estudiantes pueden hacer juntos el viaje. Simplificar la función tanto como sea posible.
- Un circuito digital tiene tres entradas: A, B, C, y una salida F(A,B,C). Se cuenta, para implementar este circuito digital, con dos inversores, dos compuertas AND de dos entradas y una compuerta OR de dos entradas. Si la expresión lógica que describe F(A,B,C) viene dada por: Utilice los postulados y teoremas del álgebra de conmutación (Boole) para simplificarla a una forma que se pueda implementar con las compuertas disponibles. En cada paso enuncie el postulado o teorema utilizado
- Un circuito digital tiene 3 entradas x, y, z y una salida denotada por f(x,y,z). Se cuenta para implementar este circuito únicamente con una compuerta “Y” de dos entradas y una compuerta “O” de dos entradas. Si la expresión lógica que describe f(x,y,z) viene dada por: Utilice los postulados y teoremas del algebra de Boole para simplificarla a una forma que se pueda implementar con las compuertas disponibles. En cada paso enuncie el postulado o teorema utilizado.
- Un circuito digital tiene 4 entradas A, B, C Y D y una salida denotada por f(A,B,C,D). Se
f ( A , B , C )= ( AB + C )( AB + B )+ A C
f ( x , y , z )= ( x yz + xyz + xyz )
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 cuenta para implementar este circuito únicamente con dos compuertas “Y” de dos entradas, una compuerta “O” de dos entradas y dos inversores. Si la expresión lógica que describe f(A,B,C,D) viene dada por: Utilice los postulados y teoremas del algebra de Boole para simplificarla, en el mínimo número de pasos, a una forma que se pueda implementar con las compuertas disponibles. En cada paso enuncie el postulado o teorema utilizado.
- Considere el circuito de la siguiente figura. Obtenga la expresión mínima para f(A,B). Incluya todo el procedimiento.
- Considere el siguiente circuito lógico CMOS, encuentre el circuito equivalente en conectivas lógicas y dibuje este circuito. Incluya todo el procedimiento que lleva a su solución
- Determine cuántas cargas 74AS puede manejar una salida 74ACT, si las características máximas en mA, son las siguientes: f ( A , B , C , D )= AB + ACD + BC D
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 a) Escriba la función F(A,B,C) b) Calcule la potencia disipada en AC, si la capacitancia de cada una de las líneas es de 13 pF y la salida va a manejar un inversor 74HC04. c) Calcule el retardo de propagación del peor caso d) Calcule el margen de ruido en la línea X
- Para el circuito de la siguiente figura: a) Encuentre el margen de ruido en la línea “a”. b) Encuentre el retardo de propagación de la entrada a la salida en la trayectoria de señal del peor caso c) ¿Cual es el fan-out de un 74AHCT02 manejando compuertas 74HC00? Justifique su respuesta d) Si la salida está manejando una sola entrada AHCT y cada una de las líneas tiene una capacitancia de 3 pF. Calcule la potencia disipada por el circuito a una frecuencia de 300 Khz cuando opera a 5 voltios.
- Se desea realizar un circuito combinacional con dos canales de entrada A y B y dos canales de salida Y y Z. Todos los canales son de dos bits. Se dispone de una línea de control en el circuito denominada S, tal que, cuando S=0, el valor del canal A deberá salir por el canal Y y el valor de canal B sale por el canal Z. Además cuando S=1 el valor del canal A deberá salir por el canal Z y el valor del canal B por el canal Y. Diseñe el circuito utilizando amplificadores no inversores (“buffers”) con salida de tercer estado. Incluya el diagrama esquemático del circuito propuesto y explique su solución.
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423
II EXAMEN PARCIAL
- Considere la siguiente función lógica:
f(w,x,y,z)= wy + x(w+yz’)
Encuentre las ocho formas estándar para esta función
- Convierta las siguientes funciones a su expansión en mintérminos y en maxtérminos
- Utilizando los mapas de Karnaugh encuentre las realizaciones mínimas en la forma SDP para las siguientes funciones:
- Determine las realizaciones mínimas en forma SDP para las siguientes funciones incompletamente especificadas:
- Utilizando mapas de Karnaugh para la siguiente función,encuentre: i) Todos los implicantes primos ii) Todos los implicantes esenciales
f ( u , v , w , x , y )= V ( W + U )( X + Y )+ UW Y
f ( V , W , X , Y , Z )=( X + Z )( Z + WY )+( VZ + WX )( Y + Z ) ∑ ∑
b f w x y z m
a f AB C D m
c ) f ( A , B , C , D )= (^) ∏ M ( 3 , 5 , 7 , 11 , 13 , 15 ) d ) f ( v , w , x , y , z )= (^) ∑ m ( 0 , 2 , 3 , 4 , 5 , 11 , 18 , 19 , 20 , 23 , 24 , 28 , 29 , 31 ) ∑ ∑
b f ABC DE m d
a f ABCD m d
c ) f ( A , B , C , D )= (^) ∑ m ( 4 , 5 , 7 , 12 , 14 , 15 )+ d ( 3 , 8 , 10 ) f ( E , D , C , B , A ) =∑ m ( 2 , 4 , 5 , 6 , 12 , 13 , 14 , 16 , 18 , 22 , 24 , 25 , 30 ) + d ( 7 , 11 , 19 , 20 , 21 , 27 , 28 , 31 )
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 10 B 0 B 2
- Un sumador/restador de números de 4 bits con signo, en complemento a dos, realiza la operación A±B presentando el resultado en 5 bits de la forma: CSΣΣ 2 Σ 1 Σ 0 , donde C es el acarreo SΣ es el signo de la suma y Σi es el bit i-ésimo del resultado. Los operando A y B son de la forma: A=SAA 2 A 1 A 0 y B= SBB 2 B 1 B 0 donde SA y SB son los signos correspondientes a A y B y Ai y Bi son los i-ésimos bits de A y de B. El sumador dispone de una entrada S/R para seleccionar operación SUMA (S/R = 1) u operación RESTA (S/R=0). Entonces, para este sumador diseñe un circuito mínimo que disponga de una salida D que se ponga en 1 cuando el resultado ha rebasado la capacidad del número.
- Se debe diseñar un circuito lógico combinacional que tenga cuatro entradas denominadas y 1 , y 0 , x 1 , x 0. Los pares de bits y 1 y 0 , x 1 x 0 representan números binarios positivos de dos bits con x 1 y y 1 como los más significativos. La única salida del circuito (z) debe ser 1 si y solo si el número binario x 1 x 0 es mayor o igual a y 1 y 0. Diseñe un circuito O/Y mínimo y muestre el diagrama esquemático.
- Si A es el MSB, utilizando mapas de Karnaugh, encuentre la expresión mínima SDP para:
- Se desea encontrar los números primos entre 3 y 20 (incluidos estos dos límites) en una palabra de 5 bits denotada como ABCDE. Diseñe un detector primo que satisfaga este requerimiento donde la única salida (F) será 1 cuando la palabra ABCDE es un número primo entre 3 y 20. El diseño debe ser en dos niveles y sólo se cuenta con compuertas OR y NAND. Encuentre la expresión mínima por mapas de Karnaugh y muestre el diagrama del circuito a implementar.
- Encuentre la representación mínima NOY/NOY de un circuito digital que tiene dos entradas de 1 bit (A y B), dos líneas de selección (S0 y S1) y una salida Z. La salida Z se determina aplicando a las entradas A y B la función definida por las líneas de selección de acuerdo a la siguiente tabla S1 S0 Z 0 0 A (AND) B 0 1 A (OR) B 1 0 A (OEXC) B
- Diseñe un circuito llamado contador de pluralidad en la forma de una red iterativa. Un contador de pluralidad acepta entradas A1, A2, ....., An y produce dos salidas B1 y B0. Las dos salidas permiten cuatros posibles códigos. Se utiliza un código que indica que la palabra de entrada no contiene unos, otro código que indica que la palabra de
f ( A , B , C , D , E )= ( C E + CE )( A + B ) D +( A + B ) D CE
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 entrada contiene solo un 1, y un tercer código que indica que la palabra de entrada contiene dos o más unos. Intente con varios conjuntos de códigos con el objetivo de obtener la implementación más simple posible de la celda general de la red.
- Dados dos números binarios A=an, an- 1 , ...., a 0 y B=bn, bn- 1 , ...., b 0 , diseñe una red iterativa llamada detector de magnitud relativa que produce una salida en 1 si A>B y 0 de otra forma. Este problema puede ser resuelto analizando los números de LSB al MSB o viceversa. Si se analiza del LSB al MSB, se requieren dos líneas entre las celdas. Si se analiza del MSB al LSB se requiere solo una.
- Diseñe una red iterativa la cual inspecciona dos números de n bits A y B y determina si A es el complemento a 1 de B. De ser así la salida al final de la red es 1, de otra forma es 0. Por ejemplo para n=8, si A=10001100 y B = 01110011 entonces la salida es 1.
- Diseñe una red iterativa la cual determine si los unos y los ceros de una palabra de n bits aparecen de forma alternada. Si los bits están alternados se produce un 1 al final de la red, de lo contrario se produce un cero. Ejemplos: 010101 y 1010101 producen una salida 1, además 110101 produce una salida 0.
- Diseñe una red iterativa la cual inspeccione un número de n bits denominado A y determine si tiene tres unos adyacentes en cualquier lugar de la palabra, produciendo un código de salida 11 al final de la red. Las demás combinaciones de salida 00, 01 y 10, indican que la palabra no tiene tres unos adyacentes en ningún lugar. Por ejemplo, para n=8, 01110110 produce una salida 11. La palabra 01101101 produce uno de los siguientes tres códigos: 00, 01 ó 10.
- Diseñe una red iterativa la cual determina si un número B de n bits es la versión desplazada de un número A. Donde el desplazamiento a determinar es de una posición a la izquierda, con una entrada de cero por el LSB. Si B es la versión desplazada de A entonces la salida es uno, de lo contrario la salida es cero. Por ejemplo, si A=1010 y B = 0100 entonces la salida es 1. Note que el problema puede ser resuelto analizando la palabra de derecha a izquierda o de izquierda a derecha.
- Diseñe una red iterativa que determine si un número A = AnAn- 1 .....A 1 tiene la siguiente característica: A2i = A2i- 1 para todos los i = 1,2,...,n/ Si esto es así entonces la salida de la red es 1 de lo contrario es 0. Por ejemplo 110000110011 tiene esta característica, pero 110001110011 no la tiene. El problema se puede trabajar en cualquier dirección. Ayuda: Agrupe las entradas tal que para cada i, A2i y A2i- 1 son entradas a la misma celda.
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 emite una señal de concordancia, CON, que le informa sobre este resultado a la LÓGICA DE SELECCIÓN de la memoria. La lógica de selección selecciona sólo a la palabra en concordancia; con una línea individual SEL, lo que causa que la palabra completa, se ponga en la SALIDA de la memoria asociativa Si hay más de una concordancia, sólo se activará la salida SEL de la primera palabra encontrada, para evitar conflictos en la salida. La lógica de selección deberá emitir además, una señal E, que indica la existencia de al menos una concordancia y una señal M, que indica que se encontró más de una señal de concordancia. Diseñe una red iterativa que realice la lógica de selección. Tanto E como M deberán salir de la última celda, pero M deberá generarse directamente, sin la adición de lógica extra
- Los bits S1, S2,…., Sn son señales de interrupción enviadas por n equipos periféricos al procesador central de un computador, para solicitar su atención. En cualquier momento el procesador se puede comunicar con, a lo más, dos periféricos. El periférico 1 (correspondiente a la interrupción S1) tiene la prioridad de atención más alta, el periférico 2 (correspondiente a la interrupción S2), la segunda más alta y así sucesivamente para todos los periféricos. Se debe diseñar una red de reconocimiento de atención, con salidas Z1,Z2,…Zn de tal modo que no más de dos salidas se pongan en 1 simultáneamente, las salidas en uno corresponden a las dos entradas de mayor prioridad de los periféricos solicitando atención (la interrupción i-ésima está activada si Si=1). En caso de que solo exista solicitud de interrupción de un periférico solo se pondrá en 1 la salida correspondiente y si no hay solicitudes de interrupción ninguna salida se debe poner en 1. Diseñe una red iterativa para implementar el diseño de la red de reconocimiento de atención a las interrupciones. Utilice el procedimiento visto en clase, incluya todo el procedimiento. Dibuje el diagrama
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 esquemático de la celda típica.
- Diseñe la red iterativa más pequeña que compare dos números de n bits A (An- 1 An- 2 ……A 1 A 0 ) y B (Bn- 1 Bn- 2 ….B 1 B 0 ) y que genere tres salidas denotas C1, C2 y C3 que se activen si A=B (C1=1), A<B (C2=1) y A>B (C3=1). Utilice el procedimiento de diseño visto en clase, incluya todo el procedimiento, dibuje el diagrama de la celda típica con el sentido de propagación propuesto.
- Diseñe una red iterativa con la mínima cantidad de estados para obtener la suma con acarreo de dos números de N bits (A y B), el acarreo de la suma se denota como C. La red debe adicionarle un bit de paridad par a la solución. El bit de paridad será 1 si el número de unos de la suma S, es impar; de otro modo será cero. Utilice el procedimiento de diseño visto en clase e incluya todos los pasos. Recuerde hacer el diagrama esquemático de la celda típica.
- Se debe realizar un circuito para que realice la operación en complemento de base Z=A-B (Z=A+B*) de dos palabras de N bits. Los números A y B están en complemento de base. Este circuito debe diseñarse en la forma de una red iterativa mínima. Utilice el procedimiento de diseño visto en clase. No es necesario que dibuje el diagrama esquemático de la celda típica. Incluya el diagrama esquemático de la celda inicial y el diagrama de bloques de la celda final. Nota: Observe que la celda típica debe resolver dos tareas.
- Diseñe una red iterativa, con la mínima cantidad de estados, la cual recibe una palabra P de n bits la cual es un número en complemento de 2 y genera una salida Z que es el valor de la entrada multiplicado por 3. Por ejemplo A=0100 resulta Z= 1100, A= 11100 resulta Z= 10100. Utilice el procedimiento de diseño y la asignación de estados con el método heurístico vistos en clase, no es necesario que dibuje el diagrama esquemático de la celda típica. Antes de plantear los estados explique brevemente cómo va a resolver el problema. Nota: Considere que el resultado (Z) cabe en n bits.
III EXAMEN PARCIAL
- Encuentre la expresión SDP mínima para la función del mapa adjunto. Debe seguir el procedimiento de minimización visto en clase.
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423
- Muestre cómo construir un MUX 8 a 1 con dos MUXes 4 a 1 que disponen de control de tercer estado en sus salidas.
- Considere la expresión: A) Implemente la expresión Y utilizando MUX 8x B) Implemente la expresión Y utilizando MUX 4x
- Implemente la siguiente expresión utilizando la mínima cantidad de multiplexores 2x
- Implemente la expresión Utilizando un 74HC157 y la mínima cantidad de compuertas adicionales.
- Considere la función: Implemente esta función mediante un circuito mínimo que utilice un MUX 8X1, con las líneas de selección alambradas a CBA, más las conectivas lógicas que requiera. Incluya todo el procedimiento y muestre el diagrama esquemático de su solución.
- Considere la siguiente función: Implemente esta función mediante un arbol de multiplexación de la forma: B-EA-DC
- Considere la función: a) Implemente esta función utilizando un MUX 8X1, cuyas líneas de selección sean PGH y que utilice la mínima cantidad de lógica adicional. Incluya los mapas de Karnaugh que sustenten su solución, ingrese las variables en el orden de
Y = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC D
Y = ABC + ABC + ABC + AB C
Y = ABC + ABC + ABC + AB C
f ( D , P , M , G , H ) = (^) ∑ m ( 0 , 2 , 4 , 7 , 9 , 12 , 14 , 18 , 20 , 23 , 25 , 26 , 28 , 30 ) + d ( 1 , 8 , 11 , 15 , 16 , 17 , 21 , 29 ) f ( E , D , C , B , A ) =∑ m ( 0 , 2 , 3 , 4 , 5 , 8 , 12 , 13 , 18 , 19 , 20 , 21 , 26 , 27 , 28 , 29 ) + d ( 6 , 9 , 11 , 14 , 22 , 24 , 25 , 30 ) f ( E , D , C , B , A ) =∑ m ( 0 , 2 , 3 , 4 , 5 , 8 , 12 , 13 , 18 , 19 , 20 , 21 , 26 , 27 , 28 , 29 ) + d ( 6 , 9 , 11 , 14 , 22 , 24 , 25 , 30 )
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423 precedencia. b) Implemente esta función con un árbol de multiplexores a tres niveles, con el orden de selección GH-P-DM, la salida se obtiene del multiplexor DM. Utilice la mínima cantidad de multiplexores.
- Realice un sistema combinacional que recibe como entradas dos números de 4 bits y genera en su salida de 4 bits, el mayor de ambos números o un cero si los números son iguales. En su solución NO PUEDE utilizar más de dos circuitos integrados.
- Un desplazador de barril de 4 bits es un circuito lógico combinacional con cuatro entradas para datos, E0 a E3, cuatro salidas para datos S0 a S3 y dos entradas de control C0 y C1. La palabra saliente es igual a la palabra entrante, rotada (desplazada) un número de bits especificado por las entradas de control. Por ejemplo, si las entradas de control son C1C0=10 las salidas serán S0=E2, S1=E3, S2=E0 y S3=E1. Diseñe el desplazador de barril usando no más de 4 unidades lógicas combinacionales, haga el diagrama esquemático de su solución. (Sugerencia: no intente una solución basada en compuertas)
- Haga una tabla de verdad para el biestable RS. Utilice esa tabla de verdad para diseñar el circuito mínimo del biestable RS, utilice mapas de Karnaugh. Obtenga la expresión con compuerta NOO.
- Considere el circuito de la siguiente figura y el diagrama para las entradas DATO, HAB y RELOJ adjuntos. Complete el diagrama de tiempos, utilice el espacio dispuesto para las señales. Suponga que los tiempos de propagación son despreciables y que el tiempo de setup y hold son cero, de tal manera que las señales que cambian en el flanco toman los valores definidos inmediatamente antes del flanco. CL K DAT O
HA
B
Q
Q
Q
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423
- Para el siguiente circuito complete el diagrama temporal adjunto. Explique su solución. Considere que los tiempos de conmutación son despreciables. Suponga que los tiempos de propagación son despreciables y que el tiempo de setup y hold son cero, de tal manera que las señales que cambian en el flanco toman los valores definidos inmediatamente antes del flanco. CLK A B X Y
ESCUELA DE INGENIERIA ELECTRICA CIRCUITOS DIGITALES I, IE- 0423
- Diseñe un contador sincrónico paralelo en módulo 16, usando flip flops T. Use ese contador para implementar un contador módulo 10, suponiendo que los FF T tienen una entrada sincrónica de borrado CLEAR, activa en nivel bajo. Determine la frecuencia de conteo máxima aplicable al contador módulo 10, si tsu = 5 nS, tHOLD = 3 nS, tp(CLEAR-Q)= 10 nS, tp(CLK-Q) = 18 nS. Además para una compuerta Y: tPLH = 10 nS, tPHL = 12 nS y para una compuerta NOY : tPLH = 4 nS y tPHL = 6 nS Problemas Parcial IV
- Para la siguiente tabla de transición de estados obtenga el diagrama ASM CLK A B Q Q Q Q
