



Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
ejercicios de edaplayground de los temas de funciones de compuertas logicas
Tipo: Ejercicios
1 / 7
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!




-- Nombre: Jorge Andres Gomez Hernandez -- Documento: 1094265571 -- Fecha: 02/05/
library IEEE; use IEEE.std_logic_1164.all; use IEEE.numeric_std.all; use IEEE.std_logic_unsigned.all; entity funcion is Port ( Entrada_A: in STD_LOGIC; Entrada_B : in STD_LOGIC; Entrada_C : in STD_LOGIC; Entrada_D : in STD_LOGIC; Salida_F : out STD_LOGIC; ); end funcion ; architecture Behavioral of funcion is begin
Salida_F <=(Entrada_A or not(Entrada_B) or Entrada_C) and ( Entrada_A or not(Entrada_B) or not(Entrada_D)) and ( Entrada_B or not(Entrada_C) or Entrada_D) and ( not(Entrada_A) or Entrada_B); end Behavioral;
library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity Simulacion is -- end Simulacion; architecture Behavioral of Simulacion is component funcion port ( Entrada_A: in STD_LOGIC; Entrada_B : in STD_LOGIC; Entrada_C : in STD_LOGIC; Entrada_D : in STD_LOGIC; Salida_F : out STD_LOGIC; ); end component; -- Señales de las entradas signal Entrada_A,Entrada_B,Entrada_C,Entrada_D : STD_LOGIC:= '0';
Entrada_C <= '0'; Entrada_D <= '1'; wait for 100 ns; -- Entrada_A <= '0'; Entrada_B <= '0'; Entrada_C <= '1'; Entrada_D <= '0'; wait for 100 ns; -- Entrada_A <= '0'; Entrada_B <= '0'; Entrada_C <= '1'; Entrada_D <= '1'; wait for 100 ns; -- Entrada_A <= '0'; Entrada_B <= '1'; Entrada_C <= '0'; Entrada_D <= '0'; wait for 100 ns; -- Entrada_A <= '0'; Entrada_B <= '1'; Entrada_C <= '0'; Entrada_D <= '1'; wait for 100 ns; -- Entrada_A <= '0';
Entrada_B <= '1'; Entrada_C <= '1'; Entrada_D <= '0'; wait for 100 ns; -- Entrada_A <= '0'; Entrada_B <= '1'; Entrada_C <= '1'; Entrada_D <= '1'; wait for 100 ns; -- Entrada_A <= '1'; Entrada_B <= '0'; Entrada_C <= '0'; Entrada_D <= '0'; wait for 100 ns; -- Entrada_A <= '1'; Entrada_B <= '0'; Entrada_C <= '0'; Entrada_D <= '1'; wait for 100 ns; -- Entrada_A <= '1'; Entrada_B <= '0'; Entrada_C <= '1'; Entrada_D <= '0'; wait for 100 ns; --
wait; end process; end Behavioral;