Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


ejercicios electronica digital, Ejercicios de Derecho

ejercicios electronica digitalejercicios electronica digitalejercicios electronica digital

Tipo: Ejercicios

2019/2020

Subido el 22/04/2023

JesusBarrera14
JesusBarrera14 🇨🇴

2 documentos

1 / 11

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
ELECTRONICA DIGITAL
FASE 3 – ANÁLISIS DE CIRCUITOS SECUENCIALES
presentado a:
SANDRA MILENA GARCIA
Tutora
Entregado por:
Sergio Manuel Rivera Reinel
Código: 1102817004
Grupo:
243004_5
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD
ESCUELA DE CIENCIAS BASICAS, INGENIERIA Y TECNOLOGIAS
SINCELEJO - SUCRE
ABRIL 2023
pf3
pf4
pf5
pf8
pf9
pfa

Vista previa parcial del texto

¡Descarga ejercicios electronica digital y más Ejercicios en PDF de Derecho solo en Docsity!

ELECTRONICA DIGITAL

FASE 3 – ANÁLISIS DE CIRCUITOS SECUENCIALES

presentado a: SANDRA MILENA GARCIA Tutora Entregado por: Sergio Manuel Rivera Reinel Código: 1102817004 Grupo: 243004_ UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD ESCUELA DE CIENCIAS BASICAS, INGENIERIA Y TECNOLOGIAS SINCELEJO - SUCRE ABRIL 2023

INTRODUCCIÓN

Con la siguiente actividad propuesta para la fase 3 de la guía de actividades propuesta, se abordarán diferentes ejercicios con la implementación de un registro, contadores ascendentes y descendentes y un flip flop, donde se aplicarán todas estas estructuras para desarrollar programación que cumpla con todos los diferentes retos establecidos en la guía de actividades.

2.3 Contador ascendente (Estudiante 1 N = 5) Hacer la descripción en VHDL de un contador ascendente modulo N. debe incluir en el informe:  Un diagrama de bloques diseñado por el estudiante.  Impresión de pantalla de la descripción en VHDL.

 Impresión de pantalla del resultado (diagrama de tiempo) de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.

2.4 Contador descendente (Estudiante 1 N = 5) Hacer la descripción en VHDL de un contador descendente módulo N. debe incluir en el informe:  Un diagrama de bloques diseñado por el estudiante.  Impresión de pantalla de la descripción en VHDL.

 Impresión de pantalla del resultado (diagrama de tiempo) de la simulación, ene le cual se debe evidenciar el correcto funcionamiento del diseño.

 Impresión de pantalla del resultado (diagrama de tiempo) de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.