Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Es un laboratorio del presente ciclo
Tipo: Ejercicios
1 / 12
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
1. Indique la diferencia entre los latches y los flip-flops. ¿Cuáles son las formas de disparo?. Los latch es un circuito secuencial que esta retroalimentado pero el Flip flop es lo mismo solo que posee una señal de reloj adicional. El latch posee mayor margen de error en sus formas de memoria en cambio el Flip-flop es más preciso por tener Detector de Flancos. Los latch son el corazón del Flip-flop ya que a su capacidad de memoria tiene la capacidad de establecer o borrar información en él. Formas de disparo: a. Flip-flop maestro-esclavo: Se construye con 2 flip-flop uno sirve de maestro y otro de esclavo. Durante la subida del clock se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a 0 se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo que pasa al mismo estado del maestro. b. Disparado por flanco negativo: Cambian de estado en la subida del pulso de reloj o bien de la forma de onda, que va de la tensión GND a +5v. Este flanco también se denomina de BAJ a ALTA. c. Disparado por flanco positivo: La onda cae de +5v a GND. Este flanco también se denomina de ALTA a BAJA del pulso de reloj. 2. Qué son circuitos con entradas síncronas o asíncronas?. Circuito con entradas síncronas: Este circuito con este tipo de entradas esta siempre ligado a la señal de reloj y dependerá siempre de ella. Determina la salida solo si ocurre un flanco de subida o bajada y puede establecer salidas “dinámicas” o variables dependiendo del diseño del Flip- flop. Circuito con entradas asíncronas: Este circuito con este tipo de entradas es totalmente ajena al clock (señal de reloj), además puede borrar o establecer la salida cuando quiere al igual que también puede establecer o borrar la unidad de memoria. 3. Explique el funcionamiento del flip-flop D con reloj El flip-flop D intenta seguir a la entrada D, pero no puede hacer la transición requerida a menos que esté habilitado por el "clock" (pulso de sincronismo). Nótese que si el clock es low (está bajo) cuando ocurre una transición en D, la transición correspondiente en Q, ocurre a la siguiente transición alta del clock.
En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato. En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato. En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Ver el pequeño triángulo. Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior). Ver el pequeño triángulo y bolita o burbuja. Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop (D) y se pone en la salida Q el mismo dato
Tabla de verdad del flip-flop tipo D Diagrama temporal del flip-flop tipo D
5. Verificar la operación del flip flop 74LS74 o 74LS75 - tipo D. Verificar el uso de las entradas de PRESET y CLEAR. Mostrar un diagrama de tiempos para las señales D, CLK y Q. El CI tipo 7474 consiste en dos flip flops D disparados por flanco positivo, con pre establecimiento y despeje. La asignación de terminales se indica en la figura de abajo. La tabla de función específica las operaciones de pre establecimiento y despeje y el funcionamiento del reloj. Este último se señala con una flecha hacia arriba para indicar que se trata de un flip-flop disparado por (flanco) positivo
Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas. A continuación, veremos la tabla de la verdad del flip-flop JK: Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La condición de "reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0). La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y K=0 y se presenta un pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una condición muy difícil para el flip-flop JK que se denomina de conmutación. Entonces siguiendo la relación de la tabla de verdad se define como ecuación característica del flip flop JK, de la siguiente forma:
7. Verificar la operación del flip-flop 74LS76 o 74LS112 - tipo JK. Mostrar
un diagrama de tiempos para las señales J, K, CLK, PRT , CLR y Q. Observamos que el periodo de salida es el doble, por lo tanto: f (^) Q =
2 T (^) Clock
f (^) Clock 2
8. Implementar los siguientes circuitos como aplicaciones básicas de los flip-flops: 8.a. En el circuito mostrado, conectar las salidas CLK-A y CLK-B a las entradas A y B de la compuerta NOR y verificar la forma de onda en Y. La señal de CLK es una señal de pulsos de 5 voltios y de 100 Hz. Puede utilizar un temporizador 555 como multivibrador astable para obtener la señal de reloj
10. ¿ Cuál es la finalidad de la señal de reloj en los Flip Flop temporizados? Flip-flop RS temporizado El símbolo gráfico del flip-flop RS sincronizado se muestra en la figura anterior. Tiene tres entradas: S, R y CP. La entrada CP no se describe dentro del recuadro debido a que se reconoce fácilmente por un pequeño triángulo. El triángulo es un símbolo para el indicador dinámico y denota el hecho que el flip-flop responde a una transición del reloj de entrada o flanco de subida de una señal de un nivel bajo (o binario) a un nivel alto (1 binario). Las salidas del flip-flop se marcan con Q y Q´ dentro del recuadro. Se le puede designar al flip-flop un nombre de variable diferente, aunque se escriba una Q dentro del recuadro. En este caso la letra escogida para la variable del flip-flop se marca por fuera del recuadro y a lo largo de la línea de salida. El estado del flip-flop se determina del valor de su salida normal Q. Si se desea obtener el complemento de salida normal, no es necesario usar un inversor ya que el valor complementado se obtiene directamente de la salida Q´. Flip-flop JK temporizado Como se muestra en la tabla característica de la figura, el flip-flop JK se comporta como un flip-flop RS excepto cuando J y K sean ambos 1. Cuando J y K sean 1, el pulso de reloj se transmite a través de una compuerta AND solamente; aquella cuya entrada se conecta a la salida del flip-flop la cual es al presente igual a 1. Así, si Q=1, la salida de la compuerta AND superior se convertirá en 1 una vez que se aplique un pulso de reloj y el flip-flop se ponga a cero. Si Q´=1 la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a uno. En cualquier caso, el estado de salida del flip-flop se complementa. Flip-flop D temporizado El flip-flop tipo D recibe su nombre por la habilidad de transmitir "datos" a un flip-flop. Es básicamente un flip-flop RS con un inversor en la entrada R. el inversor agregado reduce el numero de entradas de dos a uno. Este tipo de flip-flop se llama algunas veces bloqueador D con compuertas o flipflop de bloqueo. La entrada CP se le da a menudo la designación variable G (de gate) para indicar que esta entrada esta habilita el flip-flop de bloqueo para hacer posible que los datos entren al mismo.
11. Para el circuito mostrado, completar el diagrama de tiempos para la salida Q, suponiendo que inicialmente está en BAJO IV. CONCLUSIONES Y OBSERVACIONES. - Un biestable (Flip-Flop) es un multivibrador capaza de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. - En los sistemas asíncronos, las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambien - En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una señal denominada reloj o clock.
