Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


Problemas tema4, Ejercicios de Informática

Asignatura: Estructura y tecnologia de Computadores, Profesor: Miriam Cifredo Chacón, Carrera: I. T. Infor. Sistemas, Universidad: UCA

Tipo: Ejercicios

Antes del 2010

Subido el 30/08/2008

josellle
josellle 🇪🇸

4.4

(60)

148 documentos

1 / 4

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
Estructura y Tecnología de Computadores
Tema 4. Operadores
1
PROBLEMAS
1. Para el siguiente operador determinar:
a) Velocidad de respuesta del operador si está construido con tecnología CMOS (retardo de 20ns) o
bipolar (retardo 8ns)
b) Determinar qué operación realiza
2. Diseñar una ALU que trabaja con operandos de 1 bit capaz de realizar las operaciones lógicas: AND,
OR, XOR, NOT. Construye la tabla que indica la funcionalidad de la ALU.
3. Diseñar un operador lógico de inversión para operandos de 8 bits. Indicar el resultado del operador
cuando se introduce la información 1111 0000.
4. Diseñar una ALU para dos operandos A y B de 2 bits cada uno que sea capaz de realizar las operaciones:
AND, OR, NOR y NAND. Detallar cada operador, la ALU puede dibujarla usando diagramas de
bloques de los operadores ya diseñados y detallados.
5. Diseñar la etapa lógica de una ALU de cuatro bits que realice las operaciones lógicas : AND, OR, XOR,
NOT A.
6. En el siguiente circuito, si el retardo de cada puerta del sumador completo es de 8ns, averigüe el tiempo
que debe dejar transcurrir para leer en sus dos salidas un resultado correcto desde que s aplican a sus
entradas los valores lógicos correspondientes.
7.
8. 7. Dibujar el esquema de una ALU con AND, OR, XOR y suma binaria completa de dos bits de entrada
A y B y acarreo previo C. Detallar el circuito del sumador binario serie.
9. 8. Se dispone de un sumador paralelo de 4 bits compuesto por cuatro sumadores completos de 25ns de
retardo cada uno. Si se introducen al sumador como operandos los valores 1010 y 0111:
a) Tiempo total para obtener la suma
b) Resultado de la suma
c) Si solo se deja transcurrir 50ns, ¿qué bits serán correctos y cuáles erróneos?
10. 9. Realizar las operaciones de suma y resta siguientes, indique junto a cada operando su valor equivalente
en decimal, sabiendo que el formato de los operandos es binario puro (sin signo).
a) 00011110
10000000+
b) 0011
1101+
c) 101011
000111+
d) 1110
0001-
e) 111000
011101-
f) 10001111
10010000-
g) Determina el rango de representación de cada uno de los operandos trabajado antes (n=8, n=4, n=6).
pf3
pf4

Vista previa parcial del texto

¡Descarga Problemas tema4 y más Ejercicios en PDF de Informática solo en Docsity!

PROBLEMAS

  1. Para el siguiente operador determinar: a) Velocidad de respuesta del operador si está construido con tecnología CMOS (retardo de 20ns) o bipolar (retardo 8ns) b) Determinar qué operación realiza
  2. Diseñar una ALU que trabaja con operandos de 1 bit capaz de realizar las operaciones lógicas: AND, OR, XOR, NOT. Construye la tabla que indica la funcionalidad de la ALU.
  3. Diseñar un operador lógico de inversión para operandos de 8 bits. Indicar el resultado del operador cuando se introduce la información 1111 0000.
  4. Diseñar una ALU para dos operandos A y B de 2 bits cada uno que sea capaz de realizar las operaciones: AND, OR, NOR y NAND. Detallar cada operador, la ALU puede dibujarla usando diagramas de bloques de los operadores ya diseñados y detallados.
  5. Diseñar la etapa lógica de una ALU de cuatro bits que realice las operaciones lógicas : AND, OR, XOR, NOT A.
  6. En el siguiente circuito, si el retardo de cada puerta del sumador completo es de 8ns, averigüe el tiempo que debe dejar transcurrir para leer en sus dos salidas un resultado correcto desde que s aplican a sus entradas los valores lógicos correspondientes.
    1. Dibujar el esquema de una ALU con AND, OR, XOR y suma binaria completa de dos bits de entrada A y B y acarreo previo C. Detallar el circuito del sumador binario serie.
    1. Se dispone de un sumador paralelo de 4 bits compuesto por cuatro sumadores completos de 25ns de retardo cada uno. Si se introducen al sumador como operandos los valores 1010 y 0111: a) Tiempo total para obtener la suma b) Resultado de la suma c) Si solo se deja transcurrir 50ns, ¿qué bits serán correctos y cuáles erróneos?
    1. Realizar las operaciones de suma y resta siguientes, indique junto a cada operando su valor equivalente en decimal, sabiendo que el formato de los operandos es binario puro (sin signo). a) 00011110 10000000+

b) 0011 1101+

c) 101011 000111+

d) 1110 0001-

e) 111000 011101-

f) 10001111 10010000-

g) Determina el rango de representación de cada uno de los operandos trabajado antes (n=8, n=4, n=6).

h) En función de los rangos obtenidos indica en qué casos se ha producido desbordamiento al obtenerse como resultado un valor fuera del rango válido de representación.

  1. Considerar datos de 8 bits almacenado en complemento a 1 a) Indicar las representaciones de los siguientes valores: (+15), (-15), (+98), (-98), (+113), (-113) b) Realizar las siguientes operaciones: (+15)+(+98), (-113)+(+15), (+15)-(-98), (-15)-(-113), (+98)- (+113).
  2. Realizar las siguientes operaciones de suma con operandos en formato complemento a 1. Indicar junto a cada número su equivalente decimal: a) 1101 + 1001 b) 010011+100000 c) 11110000 + 01010101 d) Observe que los resultados no serán correctos hasta que se les sume el acarreo generado. Rectifique los resultados sumando el acarreo final en cada caso. e) Tras esta rectificación siguen existiendo resultados erróneos ¿qué sucede ahora?
  3. Realizar las siguientes operaciones de resta con operandos en formato complemento a 1. Indicar junto a cada número su equivalente decimal: a) 1100 - 0111 b) 110011+101101 c) 01010101 + 10101111 d) ¿Están los resultados esperados dentro de sus correspondientes rangos?. e) Entre las operaciones realizadas cuáles deben activar el señalizador de desbordamiento DE?
  4. Considerar datos de 8 bits almacenado en complemento a 2 a) Indicar las representaciones de los siguientes valores: (+15), (-15), (+98), (-98), (+113), (-113) b) Realizar las siguientes operaciones: (+15)+(+98), (+15)-(-98), (-15)-(-113), (-15)+(-98), (-113)+(+15), (+113)-(+98).
  5. Considerar datos de 8 bits representados en complemento a dos. Indicar el valor que tomarán los biestables de acarreo y desbordamiento al realizar las siguientes sumas. a) (+7)+(+2) b) (-4)+(+3) c) (-7)+(-13) d) (+96)+(+80) e) (-71)+(-72)
  6. Dados A=1001 y B=0110 en formato complemento a 1, realizar la operación A-B utilizando el sumador de complemento a 1. Dibuje el esquema con los valores dados y los resultados obtenidos.
  7. Dados A=101 y B=011 en formato complemento a 2, realizar la operación A-B utilizando el sumador de complemento a 2. Dibuje el esquema con los valores dados y los resultados obtenidos.
  8. Diseñar una ALU de 16 bits que realice las siguientes operaciones: a) Suma/resta en complemento a 2; b) Funciones lógicas AND y OR. El operando A se almacena en l registro acumulador, mientras que el operando B procede de la memoria a través del bus de datos. a ALU dispone de dos biestables de estado: acarreo y cero.
  9. Diseñar el esquema lógico de un operador de desplazamiento que permita desplazar los bits contenidos en un registro A de 8 bits a la derecha o a la izquierda, según las señales de control apropiadas y dejando el resultado en el registro destino B.
  10. Indicar el contenido del registro destino al aplicar el operador de desplazamiento de dos posiciones a la derecha sobre el contenido de un registro de 8 bits cuyo contenido es 69h.
  11. Dibujar el contenido de un registro destino al aplicarle un operador lógico de desplazamiento a la izquierda al contenido de un registro origen de 8 bits cuyo contenido es 8Dh.
  12. Indicar el resultado que produce un operador de desplazamiento aritmético para multiplicar por 4 el contenido del registro origen.
  13. Dado el contenido de un registro origen, averiguar el del registro destino cuando sobre el primero se aplica un operador de desplazamiento aritmético que multiplica por 4 el operando inicial.
  14. Aplicar a un registro origen A con valor CBh un operador de desplazamiento circular de dos posiciones a la derecha.
  15. Se dispone de dos registros de 8 bits cada uno. El A=0000 0000 y el B=1111 1111. Un operador de desplazamiento circular los concatena B-A y los rota tres posiciones a la derecha. Indicar como se modifica el contenido de los dos registros con esta manipulación de la información que contenían.