¡Descarga Arquitectura de Computadoras: Von Neumann vs. Harvard y más Apuntes en PDF de Programación de Red solo en Docsity!
Nombre Alumno : Hernández Sánchez Marco Alejandro Matricula: 98707 Grupo : K Materia TECNOLOGÍA ELECTRÓNICA Profesor: Mtra. Patricia Eréndira Benavides Actividad: N°. 1 Fecha : 29/11/ Lugar: Ciudad de México
La Arquitectura de Von Newmann La arquitectura Von Neumann, también conocida como modelo de Von Neumann o arquitectura Princeton, es una arquitectura de computadoras basada en la descrita en 1945 por el matemático y físico John Von Neumann y otros. Este describe una arquitectura de diseño para un computador digital electrónico con partes que constan de una unidad de procesamiento que contiene una unidad aritmético lógica y registros del procesador, una unidad de control que contiene un registro de instrucciones y un contador de programa, una memoria para almacenar tanto datos como instrucciones, almacenamiento masivo externo, y mecanismos de entrada y salida. El significado ha evolucionado hasta ser cualquier computador de programa almacenado en el cual no pueden ocurrir una extracción de instrucción y una operación de datos al mismo tiempo, ya que comparten un bus en común. Esto se conoce como el cuello de botella Von Neumann y muchas veces limita el rendimiento del sistema. El diseño de una arquitectura Von Neumann es más simple que la arquitectura Harvard más moderna, que también es un sistema de programa almacenado, pero tiene un conjunto dedicado de direcciones y buses de datos para leer datos desde memoria y escribir datos en la misma, y otro conjunto de direcciones y buses de datos para ir a buscar instrucciones. Un computador digital de programa almacenado es uno que mantiene sus instrucciones de programa, así como sus datos, en memoria de acceso aleatorio (RAM) de lectura-escritura. Las computadoras de programa almacenado representaron un avance sobre los ordenadores controlados por programas de la década de 1940, como la Colossus y la ENIAC, que fueron programadas ajustando interruptores e insertando parches, conduciendo datos de la ruta y para controlar las señales entre las distintas unidades funcionales. En la gran mayoría de las computadoras modernas, se utiliza la misma memoria tanto para datos como para instrucciones de programa, y la distinción entre Von Neumann vs. Harvard se aplica a la arquitectura de memoria caché, pero no a la memoria principal. Una máquina de Von Neumann tenía 5 partes básicas: La memoria, la unidad Aritmética lógica, la unidad de control del programa y los equipos de entrada y salida. La memoria constaba de 4096 palabras, cada una con 40 bits (0 o 1). Cada palabra podía contener 2 instrucciones de 20 bits o un número entero de 39 bits y su signo. Las instrucciones tenían 8 bits dedicados a señalar el tiempo de la misma 12 bits para especificar alguna de las 4096 palabras de la memoria. Dentro de la unidad aritmética lógica, el antecedente directo actual CPU, había un registro interno especial de 40 bits llamado acumulador. Una instrucción típica era sumar una palabra de la memoria al acumulador o almacenar este en la memoria.
El canal de transmisión de los datos compartido entre CPU y memoria genera un cuello de botella de Von Neumann, un rendimiento limitado entre la CPU y la memoria en comparación con la cantidad de memoria. En la mayoría de computadoras modernas, la velocidad de comunicación entre la memoria y la CPU es más baja que la velocidad a la que puede trabajar esta última, reduciendo el rendimiento del procesador y limitando seriamente la velocidad de proceso eficaz, sobre todo cuando se necesitan procesar grandes cantidades de datos. La CPU se ve forzada a esperar continuamente a que lleguen los datos necesarios desde o hacia la memoria. Puesto a que la velocidad de procesamiento y la cantidad de memoria han aumentado mucho más rápidamente que el rendimiento de transferencia entre ellos, el cuello de botella ha vuelto más que un problema, un problema cuya gravedad aumenta con cada nueva generación de CPU. El problema de rendimiento puede ser aliviado (en parte) utilizando diversos mecanismos. Ofreciendo una memoria caché entre la CPU y la memoria principal. Proporcionando caches separadas o vías de acceso independientes para datos e instrucciones (la llamada arquitectura Harvard modificada), utilizando algoritmos y lógica de predicción de saltos y proporcionando una limitada pila de CPU u otro en el chip de memoria reutilizable para reducir el acceso a memoria, son cuatro de las maneras que se dispone para aumentar el rendimiento. El problema también se puede eludirse, en cierta medida, usando computación paralela, utilizando por ejemplo la arquitectura de acceso a memoria no uniforme (NUMA), este enfoque es comúnmente empleado por las supercomputadoras. MODELO DE ARQUITECTURA DE HARVARD A diferencia del modelo de Von Neumann, el modelo de arquitectura de Harvard, que proviene del Harvard Mark I, se diferencia principalmente por la división de las instrucciones de los datos que se comunican con la unidad central de proceso en dos memorias separadas. Esto genera también que se utilicen distintos buses de información. Aunque es común un único bus de direcciones, con un control que pueda diferenciar entre ambas memorias. Al contrario del modelo de arquitectura de John Von Neumann, el modelo de Harvard no requiere de la ambigüedad para poder reconocer los datos, pero no es tan eficiente en la utilización de la memoria. Estos ordenadores siempre se componen por los mismos elementos que los utilizados por el modelo de Von Neumann, excepto por que tiene dos memorias, una utilizada para las instrucciones y otra para los datos, y no una única memoria como el otro modelo. En este modelo, las instrucciones y los datos se almacenan en cachés diferentes para mejorar el rendimiento. Pero por su contraparte, tiene el inconveniente de tener que dividir la cantidad de memoria caché entre los dos, por lo que funciona mejor sólo en los casos particulares cuando la frecuencia de lectura de instrucciones y de datos es aproximadamente la misma. Resumidamente, la arquitectura de Harvard se basa en: Las instrucciones y los datos se almacenan en caches separadas para mejorar el rendimiento.
Tienen el inconveniente de tener que dividir las memorias caches entre los dos, por lo que no funciona de la mejor manera, salvo cuando la frecuencia de lectura de instrucciones y de datos es aproximadamente la misma. Esta arquitectura suele utilizarse en DSPs, o procesador de seal digital, usados prácticamente siempre en los productos para el procesamiento de audio y vídeo.
