Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


sistemas booleanos de digitales, Ejercicios de Sistemas Operativos

practica de sistemas digitales 1

Tipo: Ejercicios

2019/2020

Subido el 18/09/2020

diana-ordonez-4
diana-ordonez-4 🇧🇴

5

(1)

1 documento

1 / 12

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
UNIVERSIDAD PRIVADA DEL VALLE
FACULTAD DE INFORMATICA Y ELECTRONICA
INGENIERIA BIOMEDICA
CAMPUS TIQUIPAYA
SISTEMAS DIGITALES II
Practica #2
Grupo “B”
Estudiante: Diana Andrea Ordoñez
Mariscal.
Docente: Ing. Raúl Balderrama
Evaluación
Evaluación
pf3
pf4
pf5
pf8
pf9
pfa

Vista previa parcial del texto

¡Descarga sistemas booleanos de digitales y más Ejercicios en PDF de Sistemas Operativos solo en Docsity!

UNIVERSIDAD PRIVADA DEL VALLE

FACULTAD DE INFORMATICA Y ELECTRONICA

INGENIERIA BIOMEDICA

CAMPUS TIQUIPAYA

SISTEMAS DIGITALES II

Practica

Grupo “B”

Estudiante: Diana Andrea Ordoñez

Mariscal.

Docente: Ing. Raúl Balderrama

Evaluación Evaluación

Cochabamba 6 de Noviembre de 2018

Gestión ll- 2018

EJERCICIOS SISTEMAS DIGITALES

ES II 2do PARCIAL

  1. ¿Cuál es la frecuencia de oscilación del LED (frecuencia final), si se dan los siguientes valores de frecuencias iniciales en los siguientes incisos?
  1. Escoger los integrados necesarios mostrados en la figura para diseñar un contador BCD con carga. Que realice un conteo de la siguiente secuencia decendente: 7,6,5,4,3,7,6,5,4... (bucle cerrado). Mostrar el conteo mediante LED’s, usando un decodificador BCD-DECIMAL.
  2. Diseñar registros Paralelo-serie, utilizando Flip-Flops y compuestas lógicas, con carga síncrona y asíncrona registrar y desplazar la palabra de 4 bits 1001 luego verificar cuantos pulsos son necesarios para visualizar todos los datos en la salida serie.
  1. En el circuito de la figura 1 muestra como puede utilizarce un MUX de 8 entradas para geberar una función lógica de 4 variables. Aún y cuando el Mux solo tiene 3 entradas de selección. 3 de las variables lógicas A, B y C se conenctan a las entradaas de selección. La ciarta variable D y su inverso se conecta a las entradas de datos seleccionadas del MUX según lo requiera la funcion lógica deseada. Las otras entradas de datos del MUX se conectan a 1 o 0, según lo requiera la función. a) Establezca la salida de las 16 combinaciones de entrada. b) Escriba la expresion SIMPLIFICADA dela suma de productos para Z. Figura 1
  1. Examine con cuidado la secuencia observada y trate de predecir la falla más probable.
  2. Complete los valores de Z de la tabla correspondientes a las variables lógicas de entrada del multiplexor de la figura 2. Figura 2
  1. Determine los niveles de cada salida del codificador para los siguientes grupos de condiciones de entrada: a) Todas las entradas en BAJO b) Todas las entradas en BAJO salvo E3 = ALTO c) Todas las entradas en ALTO salvo E1 = E2 = BAJO d) odas las entradas en ALTO

Figura 3

  1. El circuito de la figura 4 es un DAC de 4 bits cuyo valor de entrada de 1 lógico es 5V. Hallar: a) El factor de proporcionalidad K. b) El Voltaje de Salida para las entradas de D, C, B y A que se muestra en la tabla. D C B A V salida

Figura 4

  1. Un DAC de 1 byte tiene una salida de 10mV para una entrada digital de 1010 0111. a) ¿Cuál será la salida analógica si la entrada digital es 0111 1010? b) ¿Cuál es el valor máximo de salida analógica?
  2. Suponga los siguientes valores para un ADC de rampa digital: frecuencia del reloj = 0,5 MHz; Voltaje de salida=2,55V a escala completa y una entrada de 8 bits. Hallar: a) El equivalente digital que se obtiene para un Voltaje de salida=1,728V b) El tiempo de conversión y c) La resolución de este convertidor.
  3. Un SAC de 8 bits tiene una resolución de 20mV. ¿Cuál será su salida digital para una entrada analógica de 2,17 V?
  4. Compara los tiempos máximos de conversión de un ADC de rampa digital de 10 bits y un ADC de aproximaciones sucesivas de 10 bits si ambos utilizan una frecuencia de reloj de 500 kHz.
  5. Suponga los siguientes valores para un ADC de rampa digital con una resolución de 10 bits: frecuencia del reloj = 0,6 MHz; el voltaje umbral del comparador es de 0,6 mV; el DAC interno tiene una salida de 8,82V para una entrada digital de 1010101010. Hallar: a) La resolución de este convertidor. b) El equivalente digital que se obtiene para un Voltaje de entrada = 5,4218 V. c) El tiempo que toma esta conversión. d) Si el ADC fuera por aproximaciones sucesivas. ¿Cuál sería la salida digital para una entrada analógica de 5,4218 V? e) El tiempo de conversión del SAC.