Scarica Reti Combinatorie (Strutture Dati) e più Appunti in PDF di Algoritmi E Strutture Di Dati solo su Docsity!
(Cap 5)
Reti combinatorie
Una rete combinatoria è un circuito elettronico digitale capace di calcolare automaticamente una funzione binaria di una o più variabili booleane. Esempio comportamento di una rete combinatoria a 3 ingressi e due uscite: Una rete combinatoria può essere descritta raffigurando lo schema circuitale ovvero un collegamento di porte AND, OR, NOT tramite linee. I tre tipi di linee: Linee di ingresso: variabili booleane di ingresso Linee di uscita: variabili di uscita Linee interne: collegano l’uscita di una porta con l’ingresso di un’altra
Requisiti schema circuitale:
Ogni ingresso di ciascuna porta presente nella rete deve essere collegato ad una linea di ingresso oppure ad una linea interna. L'uscita di ogni porta presente deve essere collegata ad una linea di uscita oppure ad una linea interna. Il collegamento di porte tramite linee non deve dare luogo a cicli.
Multiplexer Il multiplexer (o selettore di ingresso) è un circuito combinatorio con n ingressi e una uscita. Lo scopo di un multiplexer è quello di selezionare n ingressi in un’unica uscita. Ci sono due ingressi (a e b) e un selezionatore s tale che una volta inseriti gli ingressi in un circuito da realizzare, restituisce in output un valore x. x=a se e solo se s= x=b se e solo se s= Il selezionatore s è una specie di interruttore tale per cui se s=0 allora l’interruttore si porta a a; se invece s=1 allora l’interruttore si posiziona in b (figura pag 3) Comportamento selezionatore s L’uscita sarà connessa o con a o con b a seconda di dove si posiziona s. Il multiplexer è un circuito costituito a 3 ingressi (il selezionatore e le due sequenze di n bit) E da un uscita data da uno dei due ingressi a seconda del valore selezionato da s. Tabella di verità multiplexer a due ingressi e un selezionatore
a b s x
Quando s=0 allora verrà copiato in uscita a0, Quando s=1, il circuito restituirà in uscita l’ingresso a 1 In corrispondenza della prima riga, l’uscita x vale 0 perché essendo s=0 significa che il comando di controllo s ha selezionato il bit a=0. In corrispondenza della seconda riga, l’uscita x è 0 perché essendo s=1, il selezionatore ha copiato in uscita il bit b=0. Arrivando alla quarta riga, si osserva ce il valore d’uscita x è 1 perché essendo s=1 è andato a selezionare il bit b che nella quarta riga rappresenta assume il valore 1 portandolo così come valore di uscita; ecc…
Tabella di verità:
6 ingressi: 3 bit di entrata e 2 bit di selezione bisogna riportare 2^6 = 64 righe di casi possibili (ne faccio solo 8). a b c d S 0 S 1 x 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 … … … … … … … Alla prima riga abbiamo S 0 = 0 e S 1 = 0 quindi l’oggetto selezionato associato alla prima uscita x è a=0. Alla seconda riga abbiamo S 0 S 1 = 01 quindi in uscita viene selezionato l’ingresso b=0. Alla terza riga abbiamo S 0 S 1 =10 ovvero il terzo ingresso infatti 10(2) = 2(10) per cui in uscita ci sarà c=0. Alla quarta riga abbiamo S 0 S 1 =11 che seleziona il quarto ingresso, d=0. Si va avanti con lo stesso ragionamento, riportando il valore di uscita x (ottenuto dagli ingressi selezionati da S 0 e S 1 ). Possiamo considerare un circuito complesso come una serie di circuiti semplici. Partiamo da due selezionatori multiplexer a due bit di ingresso: per “a” e “b” e per “c” e “d”. I primi due multiplexer (mux1 e mux 2) restituiscono un primo valore x0. Da una prima selezione di S 0 tra i 4 ingressi che vengono inseriti in un ulteriore multiplexer (mux 3) a due bit di ingresso e uno di selezione ottenendo come valore finale x 1 associato ad uno dei due bit in ingresso selezionati a loro volta da mux 1 e mux 2. Se aggiungiamo con un filo il primo selezionatore S 0 a mux 1 e mux 2, allora il primo selezionatore S 0 seleziona due ingressi tra i quattro inseriti nei mux 1 e mux 2. Quindi se il primo filo S 0 = 0, darà come primo valore di uscita a b, selezionando cos i primi due bit due bit che occupano la prima posizione in ingresso sia per mux 1 che per mux 2. La seguente figura descrive il comportamento del circuito nel caso di S 0 = 0.
Riassunto dei possibili casi di selezione dei 4 ingressi dati dal selezionatore: S 0 X 0 X 1 S 1 U U 0 a c 0 X 0 a 1 b d 0 X 0 b 0 a c 1 X 1 c 1 b d 1 X 1 d Consideriamo 8 ingressi da selezionare, impiegando tre selezionatori dove i primi due selezionatori uniscono due multiplexer da quattro ingressi ciascuno; mentre il terzo selezionatore unisce due circuiti da due ingressi. Schema implementazione circuito a 8 ingressi e 1 uscita I primi due selezionatori S 0 e S 1 selezionano uno tra i quattro ingressi sia in mux 1 che in mux 2; mentre il terzo selezionatore S 2 combina uno dei due risultati a sua volta selezionati. Il mux 3 ha un solo bit di selezione (S 2 ) a differenza di mux 1 e mux 2 che hanno due bit di selezione (S 0 , S 1 ). Tabella di 2^11 righe.
Demultiplexer E’ un Decoder con l’aggiunta di ingresso di abilitazione: ai due ingressi (n ingressi) se ne aggiunge uno (ovvero a) che viene copiato nel filo di uscita selezionato. Esso instrada il valore di un ingresso sull’uscita specificata dalle variabili di comando, mentre tutte le altre uscite rimangono 0. L’ingresso viene instradato sull’uscita xi se e solo se il valore delle variabili di comando rappresenta la codifica binaria dell’intero i. Il demultiplexer è un circuito logico la cui funzione è inversa a quella del multiplexer. Generalmente ha 1 ingresso di dato, n segnali di controllo e 2n^ uscite: l’uscita contrassegnata dall’indice pari riceve l’ingresso mentre le altre non sono abilitate. Esso quindi separa un singolo ingresso in una delle n possibili uscite. Il multiplexer seleziona una sola uscita tra tanti ingressi; il demultiplexer fa il contrario ovvero che abbiamo un solo ingresso a e un selezionatore s che decide su quali uscite viene copiato l’ingresso a. Il demultiplexer è utile quando dobbiamo decidere in quale linea mandare il dato di ingresso; a differenza del multiplexer che si deve decidere quali di questi molti dati di ingresso devono essere copiati in uscita. Utilizzato specialmente negli orologi digitali. Cifra a sette segmenti Questa è una forma di decodifica in quanto possiamo pensarle come a tante uscite di un circuito che accende delle luci in modo da riconoscere il carattere comandato in ingresso. Supponiamo di voler rappresentare delle cifre con un indicatore visivo a 7 segmenti dove ogni segmento è un led che può essere acceso da un segnale digitale; ci saranno quindi n ingressi a seconda di quante cifre voglio rappresentare: Con ad esempio 4 ingressi potremo rappresentare 16 cifre; con 2 ingressi → 4 cifre. In generale con n ingressi si potranno rappresentare 2n-1 cifre. Consideriamo un circuito con 4 ingressi s 0 , s 1 , s 2 , s 3 (rappresentazione esadecimale) e 7 uscite date dai led che verranno attivati a seconda del numero inviato in ingresso: decoder a 4 ingressi e 7 fili di uscita
Nella visualizzazione, ciascun numero è formato da sette segmenti ognuno dei quali è un led che è acceso da un segnale digitale. Il circuito (vedi figura precedente) riceve in ingresso un numero esadecimale inviato dai 4 ingressi e genera l’uscita selezionando i segmenti che devono essere accesi per visualizzare sul display il numero esadecimale inviato in ingresso. I valori di uscita Li varieranno da 0 a 6 a seconda dell’ordine in figura. Qualunque numero compreso tra 0 e 15 venga imputato dai 4 bit entranti, usciranno7 fili che si accendono o spengono a seconda del dato di ingresso per mostrare sul display il numero esadecimale. Associando a ciascun led un valore di uscita: Tabella di verità decoder esadecimale a 7 segmenti, costituito da 16 righe e 6 colonne:
Il numero a avrà n fili di ingresso che entra nel sommatore, mentre il numero b, prima di essere sommato al bit a, entrerà in un circuito che gli attribuisce il segno positivo o negativo, facendo così uscire b o -b a seconda se si voglia sommare o sottrarre ad a. Sottocircuito che inverte il segno Il bit di segno: quando vale 0: il segno di b sarà positivo (+b) quando vale 1: il segno di b sarà negativo (-b) Quindi, ogni volta che si vuole sottrarre b ad a, il segno del bit b verrà invertito appena entrerà nel sottocircuito (vedi ultima figura) e il bit di segno varrà 1. Tabella di verità bit di segno Segno Valore del bit
- 1 Se il bit di segno vale 1, allora il circuito si comporterà come un sottrattore: appena entra il i-esimo bit b (^) i e il filo del segno da un comando uguale a 1, il sottocircuito restituisce in uscita un valore qi = - bi. Se il bit di segno vale zero, allora il circuito copia in uscita l’ingresso per cui qi = bi. Tabella di verità operatore XOR bi + / - q 0 0 0 0 0 1 1 1 0 1 1 1 0 Schema per q=1 ovvero una porta logica XOR L’operatore XOR opera solo tra due bit. Questa figura soprastante si tratta di un invertitore su comando infatti: se il filo del segno è 1, allora il bit in ingresso viene cambiato di segno; se il filo del segno è 0, allora il bit in ingresso viene sommato ad un valore nullo e copiato in uscita. Ora manca da inserire il comando che somma 1 al bit invertito di segno.
N.B. Col complemento A 2, per rappresentare un numero negativo bisogna prima invertire i bit del numero in positivo e poi aggiungerci 1. Quindi, quando il bit del segno vale 1, il circuito (oltre ad invertire il segno del bit b) sommerà ad esso il valore stesso del bit di segno; mentre quando il filo del segno vale 0, il circuito (oltre a lasciare invariato il segno di b) sommerà a quest’ultimo il valore 0 assunto dal bit di segno, lasciando così invariato b. Poi, l’uscita restituita dal sottocircuito (che inverte il segno di b) verrà sommata ad a. Il primo bit di ingresso ai entra così com’è; mentre per il bit bi ci sono due fasi: i vari bi entrano nei sottocircuiti che daranno come uscite i qi individuati dalla tabella XOR; il filo con il segno +/- decide se fare la somma o la sottrazione. Il sottocircuito sarà a sua volta collegato ad un altro sommatore dove entra il bit del segno che assumerà i valori (0 o 1) che verranno sommati ai qi. Questa figura utilizza due sommatori nonché il circuito XOR (penultima figura) che si è costruito al fine di invertire il segno del bit quando serve.
