Adu dark wa bro ao that day, Exercises of Digital Communication Systems

hello im fine thank you and you im super well hihihi

Typology: Exercises

2019/2020

Uploaded on 10/26/2024

minh-dung-zazo
minh-dung-zazo 🇭🇰

1 document

1 / 52

Toggle sidebar

This page cannot be seen from the preview

Don't miss anything!

bg1
ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH
BÀI THÍ NGHIỆM 3 & 4
MÔN HỌC: HỆ THỐNG SỐ
Nhóm: 10
GVHD: Phan Đình Thế Duy
Sinh viên:
Họ và tên MSSV
Nguyễn Hưng Thịnh 2313287
Nguyễn Duy Nhất 2312462
Dương Khôi Nguyên 2312333
Nguyễn Đình Thịnh 2313281
13/11/2023
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe
pff
pf12
pf13
pf14
pf15
pf16
pf17
pf18
pf19
pf1a
pf1b
pf1c
pf1d
pf1e
pf1f
pf20
pf21
pf22
pf23
pf24
pf25
pf26
pf27
pf28
pf29
pf2a
pf2b
pf2c
pf2d
pf2e
pf2f
pf30
pf31
pf32
pf33
pf34

Partial preview of the text

Download Adu dark wa bro ao that day and more Exercises Digital Communication Systems in PDF only on Docsity!

ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

BÀI THÍ NGHIỆM 3 & 4

MÔN HỌC: HỆ THỐNG SỐ

Nhóm: 10

GVHD: Phan Đình Thế Duy

Sinh viên:

Họ và tên MSSV Nguyễn Hưng Thịnh 2313287 Nguyễn Duy Nhất 2312462 Dương Khôi Nguyên 2312333 Nguyễn Đình Thịnh 2313281 13/11/

Nội Dung Báo Cáo

A. Exercise Report

Thí Nghiệm 3

  1. Ex. 2.3.
  2. Ex. 2.3.
  3. Ex. 2.3.

Thí nghiệm 4

  1. Ex. 2.3.
  2. Ex. 2.3.
  3. Ex. 2.3.

B. Checklist Thí Nghiệm

C. Phiếu Kết Quả Thí Nghiệm

  1. Ex. 2.3. Thiết kế, mô phỏng và lắp mạch D Flip-flop sử dụng các J-K Flip-flop (có thể dùng thêm các cổng logic khác nếu cần thiết). Bước 1: Chọn IC. IC 7473 Dual J-K Flip-flop ( chân) IC 7404 Hex Inverter (14 chân)

Bước 2: Thiết kế mạch logic (Sử dụng Truth Table và K-Map). Truth Table của D Flip-flop (CLK-PGT) Qn D Qn+ 0 0 0 0 1 1 1 0 0 1 1 1 Truth Table của J-K Flip-flop (CLK-PGT) J K Qn Qn+ 0 x 0 0 1 x 0 1 x 1 1 0 x 0 1 1 Truth Table chuyển đổi J-K thành D Flip-flop (CLK-PGT) Qn D Qn+1 J K 0 0 0 0 x 0 1 1 1 x 1 0 0 x 1 1 1 1 x 0

Bước 3: Mô phỏng thí nghiệm bằng Logisim. Qn = 1 và D = 1 thì Qn+1 = 1 (CLK-PGT) Qn = 1 và D = 0 thì Qn+1 = 0 (CLK-PGT) Qn = 0 và D = 0 thì Qn+1 = 0 (CLK-PGT) Qn = 0 và D = 1 thì Qn+1 = 1 (CLK-PGT)

Bước 4: Lắp mạch thử nghiệm với bộ KIT. Bước 5: Lập bảng Netlist của 3. Ex. 2.3. STT Pin ra Pin vào 1 VCC – 5V Pin 11 .747 3 2 VCC – 5V Pin 14 .74 04 3 GND Pin 4 .747 3 4 GND Pin 7 .74 04 5 D input Pin 11 .74 04 6 D input Pin 14 .747 3 7 Pin 10.7404 Pin 3. 8 LED Pin 12. D input

Bước 1: Chọn IC. IC 7474 Dual D Flip- flop (14 chân) Bước 2: Thiết kế mạch logic (Sử dụng Truth Table). Truth Table của mạch 3. Ex. 2.3.2 (CLK-PGT) QC QB QA CLK 0 0 0 PGT 0 0 1 PGT 0 1 0 PGT 0 1 1 PGT 1 0 0 PGT 1 0 1 PGT 1 1 0 PGT 1 1 1 PGT

Bước 3: Mô phỏng thí nghiệm bằng Logisim. CLK = NGT; QA, QB, QC không đổi CLK = PGT; QA = 1, QB = 0, QC = 0 CLK = PGT; QA = 0, QB = 1, QC = 0

  • CLK = PGT; QA = 1, QB = 1, QC =
  • CLK = PGT; QA = 0; QB = 0; QC =
  • CLK = PGT; QA = 1, QB = 0, QC =
  • CLK = PGT; QA = 0, QB = 1, QC =
  • CLK = PGT; QA = 1, QB = 1, QC =
  • CLK = PGT; QA = 0, QB = 0, QC =

Bước 4: Lắp mạch thử nghiệm với bộ KIT.

Bước 5: Lập bảng Netlist của 3. Ex. 2.3. STT Pin ra Pin vào 1 VCC – 5V Pin 1 4 .7474.a 2 VCC – 5V Pin 14.74 74 .b 3 GND Pin 7 .7474.a 4 GND Pin 7.74 74 .b 5 CLK Pin 3 .74 74 .a 6 LED.A Pin 2.7474.a 7 LED.A Pin 6.7474.a 8 Pin 5.7474.a Pin 3 .7474.b 9 LED.B Pin 2.7474.b 10 LED.B Pin 6.7474.b 11 Pin 5.7474.b Pin 11.7474.b 12 LED.C Pin 12.7474.b 13 LED.C Pin 8.7474.b Q&A a/ Hiện tượng: (đã bỏ qua Propagation Delay) Các đèn LED.A, LED.B, LED.C (tương ứng với giá trị QA, QB, QC; Q = 1 thì đèn sáng - HIGH, Q = 0 thì đèn tắt - LOW) sáng tắt không cùng 1 chu kì, cụ thể: Đèn LED.A sáng tắt với chu kì: 2 chu kì CLK. Đèn LED.B sáng tắt với chu kì: 4 chu kì CLK. Đèn LED.C sáng tắt với chu kì: 8 chu kì CLK. Nhận xét: Đèn LED.A hoạt động với chu kì 2^1=2 lần chu kì CLK. Đèn LED.B hoạt động với chu kì 2^2=4 lần chu kì CLK. Đèn LED.C hoạt động với chu kì 2^3=8 lần chu kì CLK. Cụ thể sáng tắt của các đèn trong 1 chu kì CLK có trong bảng sau.

  1. Ex. 2.3.3 (Advance) Cho sơ đồ mạch và đồ thị xung như sau: a. Thiết kế và mô phỏng mạch trong Logisim. b. Hoàn thành sơ đồ thời gian của A, B và z dựa trên đồ thị xung cho sẵn.

Bước 1: Chọn IC. IC 7432 Quad 2-input OR Gate ( chân) IC 7474 Dual D Flip-flop (14 chân) IC 7404 Hex Inverter (14 chân) IC 7408 Quad 2-input AND Gate (14 chân) IC 7476 Dual Intergrated-Circuit J- K Flip-flop (16 chân)