Download Cmos tps et exercices and more Study notes Physics in PDF only on Docsity!
Introduction :
Le but de ce TP est de vous familiariser avec les notions de layout en technologie CMOS. Pour cela, on utilise un petit logiciel fonctionnant sous Windows, nommé MICROWIND. Ce logiciel permet de designer et de simuler des structures électroniques intégrées telles que des portes logiques, des bascules ou bien encore de petits ASICs (CAN, Générateur d'impulsions,...). Il est aussi possible
Compte Rendu TP :
Layout en technologie
CMOS
Transistors/Inverseur
de réaliser une extraction électrique du layout dessiné afin d'en simuler le schéma. Le logiciel se présente comme le montre la figure : On constate que le programme propose une fenêtre en 4 parties: Une barre de menu permettant de lancer différents outils de simulation, d'analyse et de compilation, Une barre d'outils permettant l'accès à des raccourcis les plus couramment utilisés, Un menu flottant proposant différent outils (sélection des couches, simulation, ...) Une feuille de travail sur laquelle seront dessinées (en vue de dessus) les structures microélectroniques. 1.1 La barre d'outils : Elle permet d'accéder rapidement aux fonctions les plus utilisées, en particulier le dessin de boîte et l'effacement. On détaille ci-dessous les différents icones.
TP1. Dessin d'un transistor CMOS:
1) La valeur du λ est de l'ordre de grandeur de la
longueur minimale de la grille d'un transistor (5 à 10
fois la grille du fondeur).
2) * n-well est utilisé dans toute location où crée
n-well doit être connecté à la puissance
supplémentaire VDD lorsqu’on utilise les pFETs.
* Active contact : active contact est une coupe dans
Ox1 qui permet à la première couche du métal de se
connecter à une région active n+ ou p+.
A-Procédure pour le dessin d’un transistor :
Un transistor NMOS qui correspond à la technologie 0.12 μm
B- couche et procédé :
On va faire une coupe du transistor en cliquant sur Simulate -> 2D Vertical cross-section et en tirant une ligne sur toute sa largeur comme ci- dessous. Déterminons l’épaisseur tox.
Dernière étape : **C- caractéristique statique d’un transistor CMOS :
- Niveau 1 :**
*8) avec le fichier Ne1010.MES
- Niveau 3**
D- caractéristiques dynamique d’un
transistor CMOS :
Pour observer le comportement dynamique, on applique une horloge à
. la grille du Nfet Pour ce faire, on clique sur l’icône « horloge » dans la palette, puis sur la grille. Dans la formulaire qui apparaît, on entre les caractéristiques suivantes : Time low = 0.225 ns, Rise time = 0.5ps
11) Représentation des tensions sur un même graphe (Vdd, Vgrille, s1) en fonction de temps :
TP2. Inverseur
A-Dessin d'un Inverseur:
Définition : Principe de fonctionnement de l’inverseur :
- Utilisons ces transistors pour dessiner un inverseur CMOS selon les conventions de dessin de cellule présentées dans la section “Description“. Suivons les règles de conception suivantes : Les traces de poly silicium doivent avoir une largeur d’au moins 2 λ, celles de métal 4 λ.
- Effectuer Analysis Design Rule Checker. Faites les modifications nécessaire à votre tracé pour éliminer toutes les violations aux règles.
- Faisons maintenaient une simulation Voltage, Current vs. Time. Noter la valeur de IDDmax.
- Faisons Simulate → Using model … → BSim4. Effectuez une simulation statique voltage vs. Noter la valeur de vs.
- Ajoutons un condensateur virtuel à la sortie de l’inverseur de 0.002pF.effectez un nouveau les étapes 7et 8, notez tr,tf et IDDmax. Effacez le condensateur.*
- Ajoutons un condensateur virtuel à la sortie de l’inverseur de 0.002pF.effectez un nouveau les étapes 7et 8, notez tr,tf et IDDmax. Effacez le condensateur.
