¡Descarga Flip-flop RS y sus versiones sincronizadas y más Apuntes en PDF de Cálculo solo en Docsity!
Tema 5
BIESTABLES
5.1. CIRCUITOS SECUENCIALES
Al igual que el Algebra de Boole era el modelo matem´´ atico de la l´ogica combinacional, la Teor´ıa de Aut´omatas (de n´umero de estados finito) es el modelo matem´atico de la l´ogica secuencial. En l´ogica combinacional se representan todas aquellas funciones en las que, para conocer el valor de la salida en un determinado instante, s´olo hace falta conocer los valores de las entradas en ese instante, es decir, el circuito no tiene memoria y, por consiguiente, no es necesario definir su estado interno para poder predecir el valor de la salida una vez que se conoce la funci´on y los valores de las entradas.
Existen, no obstante, una serie de problemas que no pueden analizarse ni resolverse utilizando s´olo l´ogica combinacional. El ejemplo m´as sencillo de sistema cuya descripci´on es imposible sin definir estados internos es el que simula el comportamiento de un bol´ıgrafo. Podemos admitir que es un sistema que posee una entrada con dos valores (pulsar o no pulsar), y que responde sacando o metiendo la punta. Sin embargo, esta respuesta depende del estado anterior (punta dentro o punta fuera). Si pulsamos estando la punta dentro, ´esta sale. En cambio si estaba fuera, entra. Decimos entonces que el bol´ıgrafo es un aut´omata de 2 estados.
Como ya hemos mencionado en el primer tema, existen 2 formas equivalentes de definir o representar un aut´omata: la representaci´on Moore y la representaci´on Mealy (figura 5.1). Como tambi´en hemos dicho, F 1 y F 2 son funciones combinacionales, que ya sabemos manejar utilizando el Algebra de Boole y los m´´ etodos de minimizaci´on descritos en temas anteriores. En este tema, estudiaremos una de las formas de implementar el bloque ∆: a trav´es de “biestables” o “flip-flops”.
Los biestables son los dispositivos secuenciales m´as sencillos, ya que s´olo disponen de dos estados internos distintos. Se les puede considerar memorias de 1 bit, puesto que son celdas capaces de almacenar un “bit” de informaci´on (un estado interno corresponder´a al 0 l´ogico y el otro al 1 l´ogico), y de mantenerlo en tanto no se produzcan unas condi- ciones determinadas en sus entradas. En este tema estudiaremos los distintos tipos de
78 TEMA 5. BIESTABLES
F (^2)
(a)
F (^1)
!
S
Y
X
F (^2)
(b)
F (^1)
!
X
Y
S
Figura 5.1: Definici´on de un aut´omata Mealy (a) y Moore (b).
S
R
Q
Q
Figura 5.2: Flip-flop RS b´asico con puertas NOR.
flip-flops existentes y analizaremos las distintas condiciones de disparo de cada uno de ellos (activaci´on del flip-flop o generaci´on de un nuevo estado interno y salida en funci´on de sus entradas). Asimismo, veremos algunas de las aplicaciones m´as importantes de los biestables.
5.2. FLIP-FLOP RS
Un flip-flop, en su estructura m´as simple, se puede construir con dos puertas NOR realimentadas, tal y como se ilustra en la figura 5.2. Cada uno de los circuitos mostrados conforma un flip-flop b´asico a partir del cual se construyen formas m´as sofisticadas de biestables. La conexi´on cruzada de la salida de cada puerta a la entrada de la otra cons- tituye el lazo de realimentaci´on imprescindible en todo dispositivo de “memoria”. Cada una de estas celdas b´asicas cuenta con dos salidas (Q y Q), y con dos entradas: set (S) y reset (R). Este tipo de biestable se conoce con el nombre de flip-flop RS.
80 TEMA 5. BIESTABLES
c) Si ambos, reset y set se activan (R = 1, S = 1) se har´a (Q = 0, Q = 0). Esta configuraci´on normalmente no se utilizar´a, ya que, por norma general, nos interesar´a que Q y Q sean siempre opuestas una a la otra. Es importante recalcar que el hecho de que las salidas se llamen Q y Q no significa que una es la negada de la otra (y este caso, en donde activamos reset y set a la vez, es una buena prueba de ello).
d) Supongamos que ninguna de ambas entradas sean activas (R = 0, S = 0). En esta situaci´on el valor de las salidas de las puertas NOR no est´a determinada por estas entradas, sino por el valor de los lazos de realimentaci´on (Q y Q ). Ser´an posibles dos configuraciones, que depender´an del valor previo de los lazos de realimentaci´on y, por tanto, de todas las entradas anteriores. Como se puede ver, en ambos casos se mantendr´a invariable la configuraci´on inmediatamente anterior.
a) → d)
b) → d)
5.2. FLIP-FLOP RS 81
Q
R
S
Figura 5.3: Ejemplo de funcionamiento de un flip-flop RS (NOR).
Por lo tanto, las tablas de transiciones de estado para un flip-flop RS (NOR) son:
R S Qn^ Qn+ 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 No usado 1 1 1 No usado
R S Qn+ 0 0 Qn 0 1 1 1 0 0 1 1 No usado
Por tanto, cuando las entradas R y S est´an inactivas el flip-flop mantiene la configu- raci´on alcanzada en la operaci´on previa, es decir, el estado siguiente (Qn+1) ser´a igual al estado actual (Qn). De esta forma se guarda el bit de informaci´on previamente almacenado (1 si se ha actuado sobre el set ´o 0 si se ha actuado sobre el reset).
5.2.3. Flip-flop RS (NOR) sincronizado por nivel.
El flip-flop b´asico, tal como se ha descrito hasta aqu´ı, es un circuito secuencial as´ıncrono. En cualquier sistema digital que incluya un cierto n´umero de puertas y elementos de este tipo pr´acticamente va a ser imposible garantizar que las se˜nales R y S se presenten, exac- tamente, en los instantes de tiempo requeridos para realizar las operaciones l´ogicas, con lo que podemos perder f´acilmente el control sobre el circuito. Esta dificultad puede sosla- yarse permitiendo cambios de estado en el flip-flop s´olo cuando lo indique un reloj externo que, usualmente, ser´a com´un para todo el sistema secuencial. De este modo, las se˜nales de salida se sincronizar´an con el reloj, no dependiendo las transiciones del momento de llegada de las se˜nales R y S, mejorando por tanto la coordinaci´on.
El flip-flop RS sincronizado por nivel (figura 5.4) consta de una celda RS b´asica con puertas NOR, a la que se a˜naden dos puertas AND adicionales en la entrada. La se˜nal de reloj que realiza la sincronizaci´on es introducida en cada puerta AND, en tanto que las se˜nales R y S constituyen las otras entradas. De esta manera, las entradas a las puertas
5.2. FLIP-FLOP RS 83
Figura 5.6: Flip-flop RS (NOR) sincronizado a nivel y con entradas P r y Cl as´ıncronas.
5.2.4. Flip-flop RS (NOR) sincronizado a nivel con entradas
as´ıncronas de Preset y Clear.
En toda la descripci´on previa de los flip-flops RS sincronizados hemos partido de un cierto estado inicial de flip-flop a partir del cual se realizan las transiciones sincronizadas por la se˜nal de reloj. En la pr´actica, es frecuentemente deseable disponer de los medios de resetear (Q = 0) o presetear (Q= 1) el flip-flop, independientemente de sus entradas R, S o del reloj. Esto se consigue modificando el circuito del latch en la forma ilustrada en la figura 5.6. Las se˜nales de Preset (P r) y Clear (Cl) act´uan de manera prioritaria e independiente de las otras l´ıneas de entrada: si se activa P r, Q pasar´a a 1, independientemente del resto de las se˜nales; y si se activa Cl, Q pasar´a a 0.
El comportamiento del biestable completo se puede ver en las siguientes tablas de transiciones de estado:
P r Cl Qn+ 0 0 Qn 0 1 0 1 0 1 1 1 No permitido
P r Cl CLK R S Qn+ 0 1 x x x 0 1 0 x x x 1 1 1 x x x No permitido 0 0 0 x x Qn 0 0 1 0 0 Qn 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 1 1 No usado
Resumiendo:
- P r y S ponen a 1.
- Cl y R ponen a 0.
- S y R sincronizadas (s´olo tienen efecto cuando el reloj est´a activo).
- P r y Cl as´ıncronas (tienen efecto siempre).
- En caso de contradicci´on tienen prioridad P r y Cl.
84 TEMA 5. BIESTABLES
Figura 5.7: Flip-flop JK sincronizado a nivel.
5.3. OTROS FLIP-FLOPS SINCRONIZADOS POR
NIVEL
5.3.1. Flip-flop JK.
En el flip-flop RS vimos que exist´ıa un estado ambiguo como consecuencia de aplicar simult´aneamente dos niveles activos a las l´ıneas R y S. La ambig¨uedad surge como conse- cuencia de resultar Q = Q a la salida, y por no conocer con certeza el estado del flip-flop resultante si ambas entradas se hacen inactivas simult´aneamente. El flip-flop JK es un refinamiento del RS en el que el estado indeterminado queda, en este caso, perfectamente definido. Las entradas J y K se comportan como las entradas S y R, respectivamente; sin embargo, cuando se activan simult´aneamente, el flip-flop conmuta al estado comple- mentario del que se encuentra.
En la figura 5.7 se muestra el esquema l´ogico de un flip-flop sincronizado a nivel. Como se aprecia existe un lazo de realimentaci´on de las salidas hacia la puerta AND de entrada, para evitar la inestabilidad del RS. Cuando las entradas J y K aparecen simult´anemanete activas, la salida que en ese momento se encuentre a 1 hace que la salida de la puerta AND correspondiente se ponga a 1 (la otra permanecer´a en 0), lo que hace bascular el flip-flop en cualquier caso. Hay que hacer notar que esta conexi´on de realimentaci´on del flip-flop JK a la que hac´ıamos referencia hace que, si la se˜nal de reloj permanece a 1 (siempre que J = K = 1), se producir´an transiciones de forma continua e incontrolada, con el resultado final de que no podemos predecir en que estado se va a quedar el flip-flop al deshabilitar el reloj.
Para evitar este proceso indeseable, se deben dise˜nar flip-flops m´as complejos que, en vez de activarse con un nivel alto del reloj, se activen o disparen en las transiciones del reloj, lo que se denomina flancos. La ventaja de estos nuevos flip-flops radica en que es mucho m´as f´acil y fiable controlar la transici´on de una se˜nal (de 0 a 1, o viceversa) que la duraci´on de un pulso (con la precisi´on de decenas de nanosegundos necesaria).
El comportamiento de un flip-flop JK s´ıncrono se puede resumir en la siguiente tabla:
86 TEMA 5. BIESTABLES
Figura 5.9: Flip-flop tipo JK sincronizado a nivel con entradas J = 1 y K = 0.
de estado. El problema es que al conmutar de estado, dejamos de activar R’y pasamos a activar S’, con lo que volvemos a conmutar de estado, y as´ı sucesivamente.
Las tablas de transiciones del flip-flop JK (completa y reducida) se pueden ver a continuaci´on.
J K Qn^ Qn+ 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0
J K Qn+ 0 0 Qn 0 1 0 1 0 1 1 1 Q n
A partir de la ´ultima podemos obtener la ecuaci´on de transici´on para el flip-flop JK que nos da el estado siguiente (Qn+1) en funci´on de J, K y el estado actual (Qn):
J 00 01 11 10
KQ
n
n+ Q
Qn+1^ = JQ n
5.3. OTROS FLIP-FLOPS SINCRONIZADOS POR NIVEL 87
Figura 5.10: Flip-flop tipo JK sincronizado a nivel con entradas J = 1 y K = 1.
5.4. FLIP–FLOPS SINCRONIZADOS O DISPARADOS A FLANCOS 89
Figura 5.12: Flip-flop D sincronizado a nivel.
R. El nombre de flip-flop D viene como consecuencia de su capacidad de transferir “datos” desde la l´ınea de entrada a la salida, siempre que los pulsos de reloj lo permitan. Cuando D es 0, se activa R′^ y el flip-flop pasa a Q = 0; mientras que, cuando D es 1, se activa S′ y el flip-flop pasa a Q = 1. En ambos casos, la entrada se transmite a la salida. Es decir,
CLK D Qn+ 0 x Qn 1 0 0 1 1 1
5.4. FLIP–FLOPS SINCRONIZADOS O DISPARA-
DOS A FLANCOS
La posible modificaci´on del estado de un flip-flop se debe a alg´un cambio en las se˜nales de entrada. Diremos que ese cambio ha “disparado” (trigger ) el flip-flop. En flip-flops as´ıncronos, es decir, en aquellos que no admiten una se˜nal de reloj, se requiere simple- mente un cambio de nivel en las se˜nales de entrada para producir el disparo del flip-flop. En flip-flops disparados por niveles, s´olo es posible un cambio de estado en sincronismo con uno de los niveles de la se˜nal del reloj (t´ıpicamente el nivel 1). En un flip-flop dis- parado por flancos, el cambio de estado s´olo se permite en las transiciones de la se˜nal de reloj, o bien cuando la se˜nal pasa del nivel 0 al nivel 1 (flip-flop disparado en flancos positivos), o bien cuando la se˜nal de reloj pasa de 1 a 0 (flip flop disparado en flancos negativos).
Hay varias formas de construir flip-flops disparados por flancos. Nosotros s´olo veremos una de ellas: los flip-flops master-slave.
5.4.1. Flip-flop master-slave.
Un flip-flop master-slave se construye mediante dos flip-flops en cascada: un circuito sirve como “maestro” (master ) y el otro como “esclavo” (slave). El esquema de un bies- table RS de este tipo se muestra en la figura 5.13 y consta, como puede apreciarse, de dos
90 TEMA 5. BIESTABLES
Figura 5.13: Flip-flop RS master-slave.
1
2
2
2
2
1
1
1
1
Q = Q
Q = R
Q = S
R = R
S = S
CLK
CLK
Figura 5.14: Ejemplo de funcionamiento de un flip-flop RS master-slave.
flip-flops y un inversor. Cuando el reloj se halla en alta, el flip-flop master se encuentra habilitado, con lo que la salida del mismo ser´a funci´on de las entradas R y S, mientras que el flip-flop slave se encuentra inhibido, con lo cual mantiene el estado. Cuando el reloj pasa a baja, la situaci´on es la inversa, de forma que el flip-flop master se encuentra aislado del exterior (con lo que mantiene su estado), mientras que el flip-flop slave responde a las se˜nales procedentes del master.
De esta forma el flip-flop master responde en el nivel alto de la se˜nal de reloj y el flip-flop slave responde en los niveles bajos. El circuito completo responder´a justo en el intervalo de transici´on del nivel alto al nivel bajo de la se˜nal de reloj. Ser´a, por tanto, un flip-flop sincronizado con los flancos negativos de la se˜nal de reloj. Con este montaje se consigue tambi´en desacoplar las entradas del circuito a las salidas, y el efecto es que las salidas no presentar´an la inestabilidad inherente a las realimentaciones.
La combinaci´on master-slave tambi´en se puede construir con el flip-flop tipo D, sin m´as que a˜nadir un flip-flop RS a su salida, tal y como indica la figura 5.15, dando lugar a un flip-flop D master-slave.
El esquema anterior no es v´alido para los flip-flop JK y T, puesto que si J = K = 1
92 TEMA 5. BIESTABLES
niveles, que cambia indefinidamente de estado mientras el reloj est´e activo (CLK = 1).
EJERCICIOS 93
EJERCICIOS
5.1. Las formas de onda de la siguiente figura son aplicadas a un flip-flop RS dispara- do por niveles y con entradas as´ıncronas de Preset y Clear. Obtener la forma Q resultante suponiendo que inicialmente est´a en baja.
CLK
S
R
Cl
Pr
5.2. i) Construir un flip-flop JK a partir de un flip-flop D. ii) Construir un flip-flop JK a partir de un flip-flop T. iii) Construir un flip-flop JK a partir de un flip-flop RS.
