¡Descarga Examenes TOC UGR y más Exámenes en PDF de Ingeniería Infórmatica solo en Docsity!
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática
GRANADA, 14 de Junio de 2011
EJERCICIOS:
1. (0,75 pto.) Una unidad de disco duro de 120GBs, tiene 5 platos (10 superficies). Cada pista tiene 128 sectores y cada sector puede almacenar 512 Bytes. a. ¿Cuál es la capacidad de cada pista? b. Número de pistas que tiene cada superficie. 2. (0,75 pto.) Suponga un sistema de memoria con tan sólo dos niveles de jerarquía (caché y memoria principal). Si los tiempos de acceso de los dispositivos utilizados son 2ns y 60 ns, respectivamente, y el porcentaje de aciertos en caché del 92%. a. Estimar el tiempo de acceso efectivo. b. Estimar el número de fallos de caché que se producen al ejecutar un programa de 200.000 instrucciones. 3. (0,50 pto.) Sabiendo que la calidad CD estéreo se corresponde con los parámetros siguientes: fs = 44,1 KHz, 2Bytes/muestra, 2 canales. ¿Qué tiempo de música en calidad CD estéreo sin comprimir se puede almacenar en una memoria flash USB de 1 GB? Indicar el tiempo en horas. 4. (0,50 pto.) Analice el circuito de la figura y obtenga la tabla de verdad de la función de conmutación resultante. 5. (0,50 pto.) Dada la siguiente función de conmutación, en la que “x 0
f (x
” representa la variable menos significativa: 3 , x 2 , x 1 , x 0 Minimícela e impleméntela (dibuje el circuito) mediante síntesis AND/OR (Suma de Productos).
) = ∑ m (1,4,5,7,11) + d (0,12,14)
Apellidos :
Nombre : Grupo :
D.N.I. :
A
B
C
f
6. (1,00 pto.) Dadas las siguientes funciones de conmutación, en las que “x 0 - f
” representa la variable menos significativa: 0 (x 2 , x 1 , x 0
) = ∑ m ( 0, 1, 2, 5 ) 1 (x 2 , x 1 , x 0
) = ∑ m ( 2, 3, 5 ) 2 (x 2 , x 1 , x 0 a. Implemente dichas funciones en una PLA de tamaño 3x4x3. Dibuje explícitamente la estructura interna de la PLA con las conexiones adecuadas.
) = ∑ m ( 0, 1, 3 )
b. Implemente dichas funciones mediante una ROM de tamaño adecuado. ¿Cuál es el tamaño de dicha memoria ROM? Dibuje explícitamente la estructura interna de la ROM con las conexiones adecuadas del plano OR.
7. (0,50 pto.) Complete el siguiente diagrama de tiempos para el circuito de la figura 8. (1,00 pto.) Diseñe un generador de secuencias que genere cíclicamente la secuencia de salidas siguiente Z = 0, 9, 2 ,9, 4, 5 ; 0, 9, 2 ,9, 4, 5,... Utilice para el diseño biestables de tipo T activo por flanco de subida (si lo prefiere, puede usar biestables de tipo D, en vez de tipo T). 9. (0,50 pto.) Diseñe un registro de desplazamiento de 3 bits que tenga las características dadas por la siguiente tabla de funcionamiento simplificada (utilice biestables de tipo D y multiplexores de 2 a 1):
Clk Clr LD Q (Q 2 ,Q 1 ,Q 0 ) Q 2 +,Q 1 +,Q 0 +
- 1 - Qi =0, i=0...2 (asíncronamente) 0 0 0 (^0 0) DESPLAZAMIENTO DERECHA Ar Q 2 Q 1
0 1 CARGA SÍNCRONA EN PARALELO QiDi
D
, i=0...
2 D 1 D 0
CLR
CLK
X
Z
Q 0
Q 1
Señales de control S 1 S
Operación 0 00 01 10 11
Tabla 2. Indique en la Tabla 2.2 el resultado que se obtiene en la salida Gi con los siguientes datos A y B y las combinaciones S 1 S (^0)
A B S 1 S 0 Resultado Gi 0 1 0 0 0 0 0 0 1 0 0 1 1 0 1 1
Tabla 2.
3. (0,50 pto.) Determine las salidas C 4 , Z 3 , Z 2 , Z 1 , Z 0 de los siguientes circuitos combinacionales para los valores de las entradas que se indican en cada uno de ellos.
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática
GRANADA, 6 de Septiembre de 2011
EJERCICIOS:
1. (0,75 pto.) Un procesador dispone, entre otros, de los siguientes elementos: registro de
dirección (AR) de 32 bits, registro de datos (DR) de 16 bits, contador de programa (PC), y puntero de pila (SP). Indicar: a) Número de bits del bus de datos b) Número de bits del bus de direcciones. c) Tamaño máximo posible de la memoria principal (en GB) d) Tamaño en bits del registro PC e) Tamaño en bits del registro SP
2. (0,75 pto.) Un programa de prueba (en lenguaje de alto nivel) se ejecuta en un procesador
obteniéndose una velocidad de 120 MIPS y tardando su ejecución 35 segundos. Sabiendo que por término medio cada instrucción consume 6 ciclos de reloj, obtener: a) El número de instrucciones máquina totales del programa de prueba. b) La frecuencia de reloj del computador
3. (0,50 pto.) El siguiente número N= (00E0 0000)H está en representación interna IEEE-
(Precisión sencilla). Indicar el número en decimal que representa.
4. (0,50 pto.) Analice el circuito de la figura y obtenga la tabla de verdad de la función de conmutación resultante. 5. (0,50 pto.) Dada la siguiente función de conmutación, en la que “x 0
f (x
” representa la variable menos significativa: 3 , x 2 , x 1 , x 0 Minimícela e impleméntela (dibuje el circuito) mediante síntesis OR/AND (Producto de Sumas).
) = ∏ M (1,4,5,7,11) + d (0,12,14)
Apellidos :
Nombre : Grupo :
D.N.I. :
1 d a 0
d c
0 01 11
y 1 y (^0)
F
1
b
a 0
00
F (^001) 10 11
00 y^1 y^0
d
a
b
c 1
10
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática
GRANADA, 6 de Septiembre de 2011. EXAMEN DE PRÁCTICAS.
1. (0,50 pto.) Se propone el circuito de la figura 1 como la resolución de un problema de diseño de un circuito combinacional en prácticas. Sin embargo, al simular el circuito con Logic Works, para algunas combinaciones de entrada presenta un valor indeterminado en la salida. Indique razonadamente la causa por la cual en algunas combinaciones de entrada el circuito produce valores indeterminados en la salida.
01
A 01
B 01
C 01
D
X
A B^ C^ D
Z
Figura 1.
2. (1,00 pto.) En la práctica 4, de “realización de una ALU”, un estudiante implementó la etapa lógica sencilla (de un bit) según el esquema de circuito mostrado en la Figura 2.
Figura 2
Apellidos :
Nombre : Grupo :
D.N.I. :
Rellene la Tabla 2.1 indicando la operación que se realiza con cada combinación de señales de control (S 1 , S 0 ), según la versión de etapa lógica de la Figura 2.
Señales de control S 1 S
Operación 0 00 01 10 11
Tabla 2.
Indique en la Tabla 2.2 el resultado que se obtiene en la salida Gi con los siguientes datos A y B y las combinaciones S 1 S (^0)
A B S 1 S 0 Resultado Gi 0 1 0 0 0 0 0 0 1 0 0 1 1 0 1 1
Tabla 2.
3. (0,50 pto.) Indique por qué razón, en el circuito de la figura 3, aunque se cambie el valor de la entrada externa A, no se produce ningún cambio en las salidas de los biestables Q 3 , Q 2 , Q 1 y Q 0 , permaneciendo éstas siempre al valor lógico 1.
Figura 3.
6. (0,50 pto.) Dadas las siguientes funciones de conmutación, en las que “x 0 ” representa la variable menos significativa: - f 0 (x 2 , x 1 , x 0 - f
) = ∑ m ( 0, 3, 4, 5 ) 1 (x 2 , x 1 , x 0
) = ∑ m ( 2, 4, 5, 7 ) 2 (x 2 , x 1 , x 0 ) =^ ∑^ m ( 0, 1, 3 )
Implemente dichas funciones mediante una ROM de tamaño adecuado. ¿Cuál es el tamaño de dicha memoria ROM?. Dibuje la estructura interna de la ROM con las conexiones adecuadas en el plano OR.
7. (0.50 pto.) Determine las salidas de los siguientes circuitos combinacionales para los valores de las entradas que se indican en cada uno de ellos. La señal E es la de habilitación.
Decodificador Binario Decodificador Binario Codificador Binario de prioridad
Codificador Binario de prioridad
8. (0,75 pto.) Complete el siguiente diagrama de tiempos para el circuito de la figura:
CLR
CLK
X
Z
Q 0
Q 1
9. (0,50 pto.) Un sistema secuencial síncrono tiene dos entradas (A y B), y una salida (Z). Su función es comparar las secuencias que recibe por ambas entradas. Si A = B durante al menos cuatro ciclos de reloj consecutivos, el circuito genera Z = 1 a partir del cuarto ciclo (mientras A = B); en cualquier otro caso, produce Z=0, tal como se refleja en el siguiente ejemplo:
A = 0 1 1 0 1 1 1 0 0 0 1 1 0 ...
B = 1 1 1 0 1 0 1 0 0 0 1 1 1 ...
Z = 0 0 0 0 1 0 0 0 0 1 1 1 0 ...
Obtenga el diagrama de estados y la tabla de estados del sistema secuencial síncrono.
N o hace falta hacer el circuito.
z 0
0 x 2 z 1
1 x 1
1 x 0
E
z 0
0 x 2 z 1
0 x 3
1 x 1
1 x 0
1
(^1) x^ E
0 z^1
z 0
(^0) x 1 z 2
z 3
E
1
(^1) x 0 z 1
z 0
(^0) x 1 z 2
z 3
E
10. (1,00 pto.) Diseñe un generador de secuencias que genere cíclicamente la secuencia de salidas siguiente
Z = 3, 8, 2 ,2, 4, 5 ; 3, 8, 2 ,2, 4, 5 ;
Utilice para el diseño biestables de tipo D activos por flanco de subida. Dibuje el circuito resultante.
11. (0.75 pto) Para la unidad de procesamiento de la figura:
LD 0
CLR
LD 1
CLR
M 1
R
R
X Y
S 1 S 1
CLK
CLK
R
M 0
Operac.
ALU:
S 0 S 0
LD 0
CLR
LD 1
CLR
M 1
R
R
X Y
S 1 S 1
CLKCLK
CLKCLK
R
M 0
Operac.
ALU:
S 0 S 0
S 1 S 0 R
0 0 X ⋅Y
0 1 Y
1 0 X más Y
1 1 Y más 1
Complete la siguiente tabla indicando la operación RT que se realiza tras el flanco de subida de la señal de reloj. En la primera fila se ha proporcionado un ejemplo.
LD 0 LD 1 M 1 M 0 S 1 S 0 Operación RT
1 0 0 1 1 0
__
R0R1 más R0, R1 No cambia 1 0 1 1 0 1 1 1 0 0 1 1 0 1 0 0 0 0
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 22 de Junio de 2012 EXAMEN DE PRÁCTICAS.
1. (0,25 pto.) Se quiere diseñar un circuito semisumador y encapsularlo como se muestra en la Figura 1.1. Un estudiante ha diseñado el circuito de la Figura 1.2, pero tiene problemas en el encapsulado. El error está en que le faltan elementos o componentes al circuito de la Figura 1.2 para que se genere correctamente el símbolo asociado en la Figura 1.1. Indique los elementos o componentes que tendría que añadir en el circuito de la Figura 1.2.
Figura 1.1 Figura 1.
2. (0,50 pto.) En la práctica 4, de “realización de una ALU de 4 bits”, un estudiante implementó la etapa aritmética sencilla (de un bit) según el esquema de circuito mostrado en la Figura 2.
Figura 2
Apellidos :
Nombre : Grupo :
D.N.I. :
Rellene la Tabla 2.1 indicando la operación que se realiza entre los datos A y B de cuatro bits, que se obtendría en la salida G de la ALU, según las señales de control (S 1 , S 0 ) que se especifican en dicha Tabla 2.1, considerando la versión de etapa aritmética de la Figura 2.
Señales de control S 1 S
Operación 0 00 01 10 11
Tabla 2.
3. (0,25 pto.) En la práctica 5.2 “Análisis de un sistema secuencial síncrono” se analizó el circuito secuencial síncrono de la Figura 3. En dicho contexto responda a las siguientes cuestiones:
a) ¿En qué estado actual se encuentra el circuito secuencial de la Figura 3? b) ¿ Qué estado siguiente se tendrá, tras el próximo flanco activo de reloj? c) Si mantenemos la señal R en R=1, en vez de R=0, ¿ Qué estado siguiente se tendrá, tras el próximo flanco activo de reloj?.
Figura 3
5. (0,50 pto.) Dada la siguiente función de conmutación, en la que “x 0
f (x
” representa la variable menos significativa: 3 , x 2 , x 1 , x 0 ) =^ ∑^ m (0, 1, 4, 11, 14, 15)^ + d (10, 12, 13)
Minimícela e impleméntela (dibuje los circuitos) mediante síntesis AND/OR (Suma de Productos) y OR/AND (Producto de Sumas).
6. (0,50 pto.) Dadas las siguientes funciones de conmutación, en las que “x 0 ” representa la variable menos significativa: - f 0 (x 2 , x 1 , x 0 - f
) = ∑ m ( 0, 3, 7 ) 1 (x 2 , x 1 , x 0
) = ∑ m ( 1, 2, 6 ) 2 (x 2 , x 1 , x 0 ) =^ ∑^ m ( 1, 2, 3, 4, 5, 6 )
Implemente dichas funciones mediante una ROM de tamaño adecuado. ¿Cuál es el tamaño de dicha memoria ROM?. Dibuje explícitamente la estructura interna de la ROM con las conexiones adecuadas entre el plano AND y el plano OR.
7. (0,75 pto.) Complete el siguiente diagrama de tiempos para el circuito de la figura 2:
Figura 2
8. (0,50 pto.) Dado el diagrama de estados de la figura 3 que describe el comportamiento de un circuito secuencial síncrono, conteste a las cuestiones siguientes: a) Número mínimo de biestables necesarios para implementar el circuito. b) El circuito es un detector de secuencia. Indique la secuencia principal que, una vez detectada, hace poner su salida Z a 1. c) Rellene la segunda fila de la tabla, especificando la secuencia de unos y ceros que se tendría en la salida Z del circuito, según la secuencia de entrada X indicada en dicha tabla.
F
i
Figura 3
X={ 0 0 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 0 }
Z={ }
X D Q
_
CL (^) K Q CLR
v
D Q
_
CL (^) K Q CLR
v
CLR (^) CLR
Q 0 Q 1
Z
CLK
X D Q
_
CL (^) K Q CLR
v
D Q
_
CL (^) K Q CLR
v
CLR (^) CLR
Q 0 Q 1
Z
CLK
D Q
_
CL (^) K Q CLR
v
D Q
_
CL (^) K Q CLR
v
D Q
_
CL (^) K Q CLR
v
D Q
_
CL (^) K Q CLR
v
CLR (^) CLR
Q 0 Q 1
Z
CLK
CLR
CLK
X
Q 0
Q 1
Z
CLR
CLK
X
Q 0
Q 1
Z
9. (0,50 pto.) El circuito de la figura 4 es un registro de desplazamiento universal, que realiza las operaciones siguientes: Desplazar a derecha, Desplazar a izquierda, Carga paralelo y Mantener Valor (Hold). Indique para cada una de estas operaciones qué valores han de tomar las señales de control S1 y S0.
Figura 4
10. (1,00 pto.) Diseñe un generador de secuencias que genere cíclicamente la secuencia de salidas siguiente: Z = { 0, 9, 6 , 6, 9, 0, 15 ; 0, 9, 6, 6, 9, 0, 15 ;.. } 11. (0,75 pto) Para la unidad de procesamiento de la figura:
LD_A CLK
8 8
Clk
D Q
Clr
LD
REG
CLR
A
BUS_T
8
8
LD_B CLK
(^8 )
Clk
D Q
Clr
LD
REG
CLR
B
8
0 1
M 0
8 8 S 1 S 0
X
Y
Z
S^1 S^0
LD_A CLK
8 8
Clk
D Q
Clr
LD
REG
CLR
A
BUS_T
8
8
LD_B CLK
(^8 )
Clk
D Q
Clr
LD
REG
CLR
B
8
0 1
M 0
8 8 S 1 S 0
X
Y
Z
S^1 S^0
Complete la siguiente tabla indicando la operación RT que se realiza tras el flanco de subida de la señal de reloj. En la primera fila se ha proporcionado un ejemplo.
Operación S1 S Desplazar a derecha Desplazar a izquierda Mantener valor (Hold) Carga paralelo
LD_A LD_B M0 S1 S0 Operación RT 1 0 1 1 1 A B MAS 1 , B no cambia 1 0 1 0 1 1 1 0 0 0 0 1 1 1 0
Q
Preset
Clear
Q^ Ck
Preset
Clear
Ck (^) Q
Preset
Clear
Q^ Ck
Preset
Clear
Ck
Ck
Clear
Preset
3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0
Al
Q 3 Q 2 Q 1 Q 0
D 3 D 2 D 1 D 0
D Q D Q D Q D Q
Ar S S
T abla de Operaciones de la ALU
S1 S0 Z
0 0 X MAS Y
0 1 Y
1 0 X ⋅Y
1 1 Y MAS 1
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 14 de Septiembre de 2012 EXAMEN DE PRÁCTICAS.
1. (0,50 pto.) En la práctica 2 se realizó un conversor de código para activar un visualizador de siete segmentos como el que se muestra en la figura. Se tuvo que rellenar la tabla anexa (que se facilita rellena, salvo para los símbolos 3, 4 y 5, números 3, 4 y 5 en la tabla). Implementar el circuito necesario para realizar todas estas funciones con una memoria ROM de 8 palabras de 7 bits (un bit para cada segmento, tal y como se tiene en la tabla).
CÓDIGO
Entrada
(x 2 , x 1 ,
x 0
Nº
a b c d e f g
Obtener las expresiones canónicas como suma de minterms, en la forma a (x 2 , x 1 , x 0 Es decir, rellene las siguientes expresiones (Nota: No hay que minimizar las funciones).
) = ∑ m ( …).
) = ∑ m ( ) 2 , x 1 , x 0
) = ∑ m ( ) 2 , x 1 , x 0
) = ∑ m ( ) 2 , x 1 , x 0
) = ∑ m ( ) 2 , x 1 , x 0
) = ∑ m ( ) 2 , x 1 , x 0
) = ∑ m ( ) 2 , x 1 , x 0 ) =^ ∑^ m (^ )
Apellidos :
Nombre : Grupo :
D.N.I. :
Tabla 1 .1 Figura 1.
2. (0,25 pto.) En la práctica 3 se comprobaba el funcionamiento de un sumador/restador (en complemento a dos). Se realizaban distintas operaciones de sumas y restas teóricamente y se comprobaban experimentalmente con el simulador sus resultados.
Indicar el resultado de cada una de las siguientes operaciones (resultado y acarreo), tras presionar las teclas marcadas en los teclados hexadecimales (tal y como aparece en la figura).
3. (0,25 pto.) En la práctica 4 se simularon los circuitos para realizar algunas operaciones lógicas como parte de una ALU. Se tenía el siguiente circuito. Indicar las operaciones que se realizan con distintos valores en las entradas de control (S1, S0). Es decir, rellenar la tabla de más abajo.
Señales de control S 1 S
Operación 0 00 Ejemplo: A·B 01 10 11
Teclado A Teclado B R/S (suma/resta)
Acarreo Resultado
A F 0
