¡Descarga Examenes de TOC y más Exámenes en PDF de Ingeniería Infórmatica solo en Docsity!
0 1 MUX 2 4: 3
S1m S0m
0 DMUX 1 1:4 2 3
S1d S0d
Out
Out
Out
Out
Señales de control del MUX S1m S0m
Señales de control del DMUX S1d S0d
Salidas del DMUX Out0 Out1 Out2 Out 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 1
TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES 1º Grado en Ingeniería Informática.
GRANADA, 1 de Julio de 2013 EXAMEN DE TEORÍA Y PROBLEMAS
EJERCICIOS: (7,5 puntos)
1. (1 pto.) Suponga que un computador trabaja con datos enteros y con longitud de palabra n = 8 bits. Dados los datos de la columna de la derecha de la tabla siguiente, indique su representación interna en la forma Signo Magnitud (para el dato -9), Complemento a 1 (para el dato -1), Complemento a 2 (para el dato +9) y Representación Sesgada (para el dato -1, siendo el sesgo de S = 2n-1^ ).
Representación interna Valor decimal que representa (Signo Magnitud) - 9 (Complemento 1) - 1 (Complemento 2) + (Sesgada) - 1
2. (1,5 pto.) En el computador Sencillo (CS1) los datos son de 8 bits, las direcciones son de 6 bits. Tiene un Repertorio de 4 Instrucciones (STOP, ADD, SUB, STA). La fase de captación siempre consume 2 ciclos de reloj. La fase de ejecución consume STOP (1 ciclo), ADD y SUB (3 ciclos) y STA (2 ciclos). Si la frecuencia de reloj del CS1 es de 50 MHz y se ejecuta un programa benchmark que contiene 24 instrucciones ADD, 26 instrucciones SUB, 10 instrucciones STA y una instrucción STOP. Indicar:
a) Número de ciclos de reloj totales consumidos por el programa. b) Tiempo de ejecución del programa de benchmark. c) Prestaciones del CS1 en MIPS (Millions Instructions Per Second). d) Tamaño de memoria máximo direccionable en Bytes.
3. (1 pto.) Analice el circuito de la figura 1 y obtenga razonadamente la tabla de verdad de la función de conmutación Z (X,Y) resultante. ¿Existe un circuito equivalente del tipo AND/OR?
Figura 1
4. (0,5 pto.) Para el circuito de laFigura 2a, (donde la salida de datos de un multiplexor 4:1 se ha conectado con la entrada de datos de un demultiplexor 1:4), complete las filas de la tabla de laFigura 2b, escribiendo los valores “0” o “1” que se obtendrían en las salidas del demultiplexor, considerando las señales de control S1m S0m (del MUX) y S1d S0d (del DMUX) indicadas en dicha tabla y las entradas aplicadas en el MUX (Figura 2a). Se muestra, como ejemplo, la respuesta a las dos primeras filas.
Figura 2a Figura2b
Apellidos :
Nombre : Grupo :
D.N.I. :
5. (1 pto.) Dadas las siguientes funciones de conmutación, en las que “x 0 ” representa la variable menos significativa: - f 0 (x 2 , x 1 , x 0 ) = m ( 0, 2, 7 ) - f 1 (x 2 , x 1 , x 0 ) = m ( 1, 2, 6 ) - f 2 (x 2 , x 1 , x 0 ) = m ( 3, 4, 5, 6 ) Implemente dichas funciones mediante una ROM de tamaño adecuado. ¿Cuál es el tamaño de dicha memoria ROM?. Dibuje explícitamente la estructura interna de la ROM con las conexiones adecuadas entre el plano AND y el plano OR. 6. (1 pto.) Complete el siguiente diagrama de tiempos para el circuito de la figura. Al principio la señal de Preset (Pr) está activada tal y como se indica en el cronograma, por lo que todos los biestables comienzan con un valor Q=1. 7. (1 pto.) Diseñe un generador de secuencia síncrono, con una señal de control M, tal que si M=0 la secuencia sea ascendente (1,4,4,7…), y si M=1 la secuencia sea descendente (7,4,4,1…). Utilice el tipo de biestable que prefiera.
Si M=0 se genera la Secuencia: ( 1, 4, 4, 7 , 1, 4, 4, 7, …..………..) Si M=1 se genera la Secuencia: ( 7, 4, 4, 1 , 7, 4, 4, 1, …..………..)
8. (0,5 pto) Para la unidad de procesamiento de la figura. a) Rellenar la tabla adjunta con los valores de las señales de control. La primera fila viene rellena como ejemplo. b) Indicar la secuencia de DOS microoperaciones RT (entre las que se indican en la tabla) para almacenar en R un valor final igual a ‘15’, teniendo siempre X=’8’.
Pr
CLK
1 D (^00)
1 Q (^00)
1 Q (^10) 1 Q (^20)
Pr
CLK
1 D (^00) 1 0
1 D (^00)
1 Q (^00) 1 0
1 Q (^00)
1 Q (^10)
1 0
1 Q (^10) 1 Q (^20)
1 0
1 Q (^20)
2. (0,50 pto.) En la tabla de la figura siguiente se indica el repertorio de las 4 instrucciones del computador simple CS1, indicando sus nombres en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.
Ensamblador ($DirDato en hexadecimal)
Descripción RT
Formato de la Instrucción en binario CO Dirección del Dato en binario
STOP Fin ejecución 00 X X X X X X ADD $DirDato AC AC + M($DirDato) 01 A 5 A 4 A 3 A 2 A 1 A 0 SUB $DirDato AC AC ‐ M($DirDato) 10 A 5 A 4 A 3 A 2 A 1 A 0 STA $DirDato M($DirDato) AC 11 A 5 A 4 A 3 A 2 A 1 A 0
Dada la Tabla P.2 , donde se especifica un programa en ensamblador, realice lo siguiente:
a) Completar las filas de la tabla , rellenando los códigos de operación y de dirección del dato (operando) en binario. b) Rellenar la última columna escribiendo las instrucciones en hexadecimal. c) Tras ejecutar el programa, ¿qué valor se almacena en la memoria en la dirección $3D , sabiendo que antes de ejecutar el programa, la memoria tenía almacenado el dato 33 (en hexadecimal) en la dirección $3B y el dato 03 (en hexadecimal) en la dirección $3C?
Programa en ensamblador ($DirDato en hexadecimal)
Descripción RT del programa
Instrucción en binario Instrucción en hexadecimal
CO
2 bits
Dirección del dato en binario con 6 bits
STA $3A M($3A) AC 11 11 1010 FA
SUB $3A AC AC ‐ M($3A)
ADD $3B AC AC + M($3B)
ADD $3C AC AC + M($3C)
STA $3D M($3D) AC
STOP Fin ejecución
Tabla P.
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 4 de Septiembre de 2013 EXAMEN DE TEORÍA Y PROBLEMAS
EJERCICIOS:
1. (1,00 pto.) Suponga que un computador trabaja con datos enteros y con longitud de palabra n = 8 bits. Dados los datos de la columna de la izquierda en representación interna, indique su valor en decimal en la columna de la derecha. Para representación sesgada (el sesgo es S = 2n-1^ , donde n=8 es el número de bits). Representación interna Valor decimal que representa
(Signo Magnitud) 1000 0101
(Complemento 1) 0000 0111
(Complemento 2) 1111 1110
(Sesgada) 1000 0100
2. (1,50 pto.) Un procesador dispone, entre otros, de los siguientes elementos: Registro de Dirección (AR) de 32 bits, Registro de Datos (DR) de 16 bits y Contador de Programa (PC). El procesador funciona con un reloj de frecuencia 8 MHz y está conectado mediante el bus de datos con la memoria y para cada transferencia de un dato se requieren 3 ciclos de reloj. Indicar: a. Número de bits del bus de datos (DB). b. Número de bits del bus de direcciones (AB). c. Tamaño en bits del registro Contador de Programa (PC). d. Tamaño máximo posible de la memoria principal (en MB o GB). e. Velocidad de transferencia de datos entre el procesador y la memoria. 3. (1,00 pto.) Analice el circuito de la figura y obtenga razonadamente: a) la tabla de verdad de la función de conmutación f(a,b,c), b) una realización equivalente del circuito con estructura AND/OR, y c) una realización utilizando un único multiplexor de tamaño adecuado.
b
c f
a
4. (1,00 pto.) Diseñe un circuito combinacional con estructura NAND/NAND que implemente la multiplicación de dos números binarios enteros positivos de 2 bits, X=(x1 x0) e Y=(y1 y0), tal que genere la salida de 4 bits, Z=(z3 z2 z1 z0), requeridas para representar el resultado de la multiplicación. Para ello, realice lo siguiente: a) Tabla de verdad y mapas de Karnaugh de las salidas. b) Minimización con mapas de Karnaugh de las funciones de salida. c) Dibujar el circuito resultante con estructura NAND/NAND.
Apellidos :
Nombre : Grupo :
D.N.I. :
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 4 de Septiembre de 2013 EXAMEN DE PRÁCTICAS.
1. (0,50 pto.) En la figura se muestra un registro de desplazamiento con posibilidad de carga en paralelo. Para ello, se añaden circuitos que permiten configurar las conexiones de las entradas de los biestables D, bien para conectar en cascada los biestables (operación de desplazamiento) o bien para conectar entradas externas con las entradas D de los biestables (carga paralelo síncrona).
Para dicho circuito, complete el siguiente cronograma.
Reset
Clk
X
X
Load
A
Q
Q
Apellidos :
Nombre : Grupo :
D.N.I. :
CLK
A
Clk
D Q
Clr
Q (^01) 1
0 1
Load
X 1
Clk
D Q
Clr
Q (^00) 1
Load
X 0
Reset
DIRECCIONES DE MEMORIA
00 – 07 08 – 0F 10 – 17 18 – 1F 20 – 27 28 – 2F 30 – 37 38 – 3F
2. (0,50 pto.) En la tabla de la figura siguiente se indica el repertorio de las 4 instrucciones del computador simple CS1, indicando sus nombres en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.
Ensamblador ($DirDato en hexadecimal)
Descripción RT
Formato de la Instrucción en binario CO Dirección del Dato en binario
STOP Fin ejecución 00 X X X X X X ADD $DirDato AC AC + M($DirDato) 01 A 5 A 4 A 3 A 2 A 1 A 0 SUB $DirDato AC AC ‐ M($DirDato) 10 A 5 A 4 A 3 A 2 A 1 A 0 STA $DirDato M($DirDato) AC 11 A 5 A 4 A 3 A 2 A 1 A 0
Tabla P2a
Dada la Tabla P2b correspondiente al
contenido inicial de la memoria RAM del CS1, donde se almacenan las instrucciones de un programa y datos, ambos en formato hexadecimal, junto con una columna que indica el rango de direcciones de memoria en hexadecimal, correspondiente a cada fila. Realice lo siguiente: a) Copiar la notación en hexadecimal de las instrucciones del programa almacenado en memoria (de la dirección 0 a la 6, es decir la primera fila de la PROM, Tabla P2b) en la
última columna de la Tabla P2c. A partir de
esta información completar el resto de la
Tabla P2c , indicando para cada instrucción:
- su notación en ensamblador, 2) su descripción RT, 3) su notación en binario.
Tabla P2b
b) Sabiendo que antes de ejecutar el programa, el contenido de la memoria es el de la Tabla P2b y que
el acumulador AC contiene el valor FF en hexadecimal. Indicar los datos en hexadecimal que se verían en
la memoria RAM, correspondientes a las direcciones de memoria: $20 , $38, $3C, $3D, $3E, $3F, después de ejecutar el programa.
Programa en ensamblador ($DirDato en hexadecimal)
Descripción RT del programa
Instrucción en binario Instrucción en hexadecimal
CO
2 bits
Dirección del dato en binario con 6 bits
STA $20 M($20) AC 11 10 0000 E
Tabla P2c
TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES (09/04/2014) Examen de los temas 1 y 2 (2,5 puntos en total)
SOLUCIONES A LOS EJERCICIOS.
4. a) PC= IR=
b)
c)
d) Bus Datos= Bus Direcciones=
e) Tamaño M =
5. a) Tiempo ejecución =
b) Velocidad (MIPS) =
Representación Interna Valor decimal que representa 1000 0010 (Signo-Magnitud) 0000 1010 (Complemento 1) 1111 1100 (Complemento 2) 1000 0010 (Sesgada) 1000 0010 (Sin signo, positivos)
s e m
0 1 2 3 4 5 6 7
f
MUX 8 a 1
A B C
0
1
2
3
f
MUX 4 a 1
A B
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 30 de Junio de 2014 EXAMEN DE TEORÍA Y PROBLEMAS
EJERCICIOS:
1. (0,5 pto.) Analice el circuito de la figura y obtenga razonadamente la tabla de verdad de la función de conmutación f(a,b,c)
a b
f c
2. (0,75 pto.) Dada la función: f(A, B, C) = ∑ m (0, 1, 2, 5) y considerando C la variable menos significativa, obtenga su implementación de las siguientes formas:
a) Con un multiplexor 8 a 1, utilizando A, B y C, como entradas de selección (o de control). b) Con un multiplexor 4 a 1, utilizando A y B como entradas de selección. Para ello indique qué valores de entrada aplicaría a dichos multiplexores de entre: {0, 1, C , /C, donde /C es la negación de C).
Nota: Para la respuesta, se pueden utilizar las figuras.
3. (0,5 pto.) Se desea diseñar un circuito combinacional tal que, dadas dos entradas de dos números binarios enteros positivos de 2 bits, X=(x1 x0) e Y=(y1 y0), genere la salida de 4 bits, Z=(z3 z2 z z0), donde Z=2(X+Y), siendo “” y “+” las operaciones de multiplicación y suma aritméticas. Para ello, realice lo siguiente: a. Tabla de verdad. b. Se quiere realizar el diseño con una memoria ROM de tamaño mínimo. ¿Cuál es el tamaño de dicha memoria ROM? Dibuje explícitamente la estructura de la ROM, indicando las conexiones requeridas en el plano OR.
Apellidos :
Nombre : Grupo :
D.N.I. :
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 30 de Junio de 2014 EXAMEN DE SEMINARIOS Y PRÁCTICAS.
1. (0,50 pto.) Dada la función: f(A, B, C, D) = ∑ m (0, 1, 2, 4, 6, 8, 10)+d(3, 12) y considerando D la variable menos significativa, obtenga su implementación mínima.
a) Rellene los unos e indiferencias del mapa de Karnaugh indicando explícitamente:
. Las variables correspondientes a cada eje (en la parte superior izquierda del mapa de Karnaugh) . Marque los cubos utilizados para la minimización (cubos o adyacencias de mayor orden).
b) Expresión algebraica mínima. c) Dibujar el circuito de dos niveles de puertas lógicas AND/OR , d) Dibujar el circuito de dos niveles de puertas lógicas NAND/NAND.
Apellidos :
Nombre : Grupo :
D.N.I. :
00 01 11 10
00
01
11
10
2. (0,50 pto.) En la tabla de la figura siguiente se indica el repertorio de las 4 instrucciones del computador simple CS1, indicando sus nombres en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.
Ensamblador ($DirDato en hexadecimal)
Descripción RT
Formato de la Instrucción en binario CO Dirección del Dato en binario
STOP Fin ejecución 00 X X X X X X ADD $DirDato AC AC + M($DirDato) 01 A 5 A 4 A 3 A 2 A 1 A 0 SUB $DirDato AC AC ‐ M($DirDato) 10 A 5 A 4 A 3 A 2 A 1 A 0 STA $DirDato M($DirDato) AC 11 A 5 A 4 A 3 A 2 A 1 A 0
Tabla P2a
Dada la Tabla P2b correspondiente al
contenido inicial de la memoria RAM del CS1, donde se almacenan las instrucciones de un programa y datos, ambos en formato hexadecimal, junto con una columna que indica el rango de direcciones de memoria en hexadecimal, correspondiente a cada fila. Realice lo siguiente: a) Copiar la notación en hexadecimal de las instrucciones del programa almacenado en memoria (de la dirección 0 a la 6, es decir la primera fila de la PROM, Tabla P2b) en la última
columna de la Tabla P2c. A partir de esta
información completar el resto de la Tabla P2c ,
indicando para cada instrucción: 1) su notación en ensamblador, 2) su descripción RT, 3) su notación en binario.
Tabla P2b
b) Sabiendo que antes de ejecutar el programa, el contenido de la memoria es el de la Tabla P2b.
Indicar el dato en hexadecimal que se vería en la dirección $39 de memoria RAM en los, siguientes instantes.
- tras la primera ejecución del programa.
- tras la segunda ejecución del programa.
Programa en ensamblador ($DirDato en hexadecimal)
Descripción RT del programa
Instrucción en binario Instrucción en hexadecimal
CO
2 bits
Dirección del dato en binario con 6 bits
STA $20 M($20) AC 11 10 0000 E
Tabla P2c
EJERCICIOS (Temas 3º, 4º y 5º):
4. (1,00 pto.) Analice el circuito de la figura y obtenga razonadamente la tabla de verdad de la función de conmutación f(a,b,c). 5. (1,00 pto.) Se desea diseñar un circuito combinacional tal que, dadas dos entradas de dos números binarios enteros positivos de 2 bits, X=(x1 x0) e Y=(y1 y0), genere la salida de 4 bits, Z=(z3 z2 z1 z0), donde Z = (XY), siendo “” la operación de multiplicación aritmética. Para ello, realice lo siguiente: a. Tablas de verdad de cada función z3, z2, z1, z0. b. Se quiere realizar el diseño con una memoria ROM de tamaño mínimo. ¿Cuál es el tamaño de dicha memoria ROM? Dibuje explícitamente la estructura de la ROM, indicando las conexiones requeridas en el plano OR. 6. (1,00 pto.) Complete el siguiente diagrama de tiempos para el circuito de la figura.
CLR
CLK
X
Z
Q (^1)
Q (^0)
CLR
CLK
X
ZZ
QQ (^1 )
QQ (^0 )
X
Y
Z
Figura 1
X
Y
Z
X
Y
Z
Figura 1
LD_A CLK
8 8
Clk
D Q
Clr
LD
REG
CLR
A
BUS_T
8
8
LD_B CLK
(^8 )
Clk
D Q
Clr
LD
REG
CLR
B
8
0 1
M 0
8 8 S 1 S (^0)
X
Y
Z
S^1 S^0
LD_A CLK
8 8
Clk
D Q
Clr
LD
REG
CLR
A
BUS_T
8
8
LD_B CLK
(^8 )
Clk
D Q
Clr
LD
REG
CLR
B
8
0 1
M 0
8 8 S 1 S (^0)
X
Y
Z
S^1 S^0
7. (1,00 pto.) Empleando biestables de tipo D y las puertas lógicas que se necesiten, diseñe un generador de secuencia síncrono con 2 salidas binarias (z1 y z0), que genere la siguiente secuencia de valores de salida Z=(z1,z0)={ 1, 3, 2, 2, 0, 3 ; 1, 3, 2, 2, 0, 3,…}. 8. (1,00 pto.) Para la unidad de procesamiento de la figura:
Complete la siguiente tabla indicando la operación RT que se realiza tras el flanco de subida de la señal de reloj. En la primera fila se ha proporcionado un ejemplo.
LD_A LD_B M0 S1 S0 Operación RT 1 0 1 1 1 A B MAS 1 , B no cambia 1 0 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1
Tabla de Operaciones de la ALU S1 S0 Z (^0 0) X·Y 0 1 Y MAS 1 1 0 X MAS Y 1 1 Y
TECNOLOGÍA Y ORGANIZACIÓN DE
COMPUTADORES
1º Grado en Ingeniería Informática.
GRANADA, 11 de Septiembre de 2014 EXAMEN DE SEMINARIOS Y PRÁCTICAS.
1. (0,50 pto.) Qué tiempo de música en calidad radio FM estéreo (frecuencia de muestreo fs=22,05KHz, 2 Bytes/muestra, 2 canales) se puede almacenar en un USB de 4 GB? a. Indicar el tiempo en horas si se almacena el fichero sin comprimir. b. Indicar el tiempo en horas si se almacena el fichero comprimido con una compresión 4:1. 2. (0,50 pto.) Dada la función: f(A, B, C, D) = ∑ m (0, 7, 8, 10, 12, 15) + d (2, 5) y considerando D la variable menos significativa, obtenga su implementación mínima con estructura AND/OR y NAND/NAND. Para ello:
a) Rellene los unos e indiferencias del mapa de Karnaugh indicando explícitamente las variables correspondientes a cada eje (en la parte superior izquierda del mapa de Karnaugh) b) Obtenga la expresión algebraica mínima como suma de productos. Marque los cubos utilizados para la minimización (cubos o adyacencias de mayor orden). c) Dibujar el circuito de dos niveles de puertas lógicas AND/OR , d) Dibujar el circuito de dos niveles de puertas lógicas NAND/NAND.
3. (0,50 pto.) Los biestables del laboratorio de prácticas son del tipo JK. En prácticas se utilizaron este tipo de biestables configurados debidamente para que funcionaran como biestables de tipo T o D. Dibuje explícitamente las conexiones y/o componentes necesarios para configurar un biestable de tipo JK como un tipo T o tipo D e indique la entrada que actuaría como entrada T ó D en el circuito correspondiente. Para el biestable de tipo T suponiendo que su entrada es T=1 constantemente, su estado inicial es Q=0 y que los biestables sean activos por flanco de subida, dibuje un cronograma con una duración de la señal de reloj de 5 ciclos que ilustre el funcionamiento de la salida Q del biestable tipo T.
Apellidos :
Nombre : Grupo :
D.N.I. :
00 01 11 10
00
01
11
10
DIRECCIONES DE MEMORIA
^00 – 07
08 – 0F
^10 – 17
^18 – 1F
^20 – 27
28 – 2F
^30 – 37
^38 – 3F
RAM
4. (1,00 pto.) En la tabla de la figura P4a se indica el repertorio de las 4 instrucciones del computador simple CS1, indicando sus nombres en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.
Ensamblador ($DirDato en hexadecimal)
Descripción RT
Formato de la Instrucción en binario CO Dirección del Dato en binario
STOP Fin ejecución 00 X X X X X X ADD $DirDato AC AC + M($DirDato) 01 A 5 A 4 A 3 A 2 A 1 A 0 SUB $DirDato AC AC ‐ M($DirDato) 10 A 5 A 4 A 3 A 2 A 1 A 0 STA $DirDato M($DirDato) AC 11 A 5 A 4 A 3 A 2 A 1 A 0
Tabla P4a
Dada la Tabla P4b correspondiente al
contenido inicial de la memoria RAM del CS1, donde se almacenan las instrucciones de un programa y datos, ambos en formato hexadecimal, junto con una columna que indica el rango de direcciones de memoria en hexadecimal, correspondiente a cada fila. Realice lo siguiente: a) Copiar la notación en hexadecimal de las instrucciones del programa almacenado en memoria (de la dirección 0 a la 6, es decir la primera fila de la RAM, Tabla P4b) en la
última columna de la Tabla P4c. A partir de
esta información completar el resto de la
Tabla P4c , indicando para cada instrucción:
- su notación en ensamblador, 2) su descripción RT, 3) su notación en binario.
Tabla P4b
b) Sabiendo que antes de ejecutar el programa, el contenido de la memoria es el de la Tabla P4b y que
el acumulador AC contiene el valor FF en hexadecimal. Indicar los datos en hexadecimal que se verían en
la memoria RAM, correspondientes a las direcciones de memoria: $30 , $31, $32, $33, $34, después de ejecutar el programa.
Programa en ensamblador ($DirDato en hexadecimal)
Descripción RT del programa
Instrucción en binario Instrucción en hexadecimal
CO 2 bits
Dirección del dato en binario con 6 bits STA $30 M($30) AC 11 11 0000 F
Tabla P4c
