Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


Minimización de Funciones Lógicas de la Familia TTL: Laboratorio de Circuitos Digitales, Apuntes de Circuitos Digitales

laboratorio de circuitos digitales

Tipo: Apuntes

2019/2020

Subido el 26/07/2020

juan-quispe-gonzales
juan-quispe-gonzales 🇵🇪

4 documentos

1 / 7

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
1
Universidad Nacional del Callao
Facultad de Ingeniería Eléctrica y Electrónica
Laboratorio de Circuitos Digitales - 2020
LABORATORIO Nº 05: Minimización de Funciones
Lógicas de la Familia TTL
1. OBJETIVOS.
Definir y minimizar la función booleana.
Conocer las aplicaciones de la electrónica digital.
2. FUNDAMENTO TEORICO.
MAPA DE KARNAUGH:
Un mapa de Karnaugh (también conocido como tabla de Karnaugh o K-Mapa) es
un diagrama utilizado para la minimización de funciones algebraicas booleanas. El
mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y
matemático de los laboratorios Bell.
Los mapas de Karnaugh aprovechan la capacidad del cerebro humano de trabajar
mejor con patrones que con ecuaciones y otras formas de expresión analítica.
Externamente, un mapa de Karnaugh consiste en una serie de cuadrados, cada
uno de los cuales representa una línea de la tabla de verdad. Puesto que la tabla
de verdad de una función de N variables posee 2N filas, el mapa de Karnaugh
correspondiente debe poseer también 2N cuadrados. Cada cuadrado alberga un 0 ó
un 1, dependiendo del valor que toma la función en cada fila. Las tablas de
Karnaugh se pueden utilizar para funciones de hasta 6 variables.
3. LISTA DE EQUIPOS Y MATERIALES.
- 01 protoboard.
- 01 fuente de tensión VDC 5V.
- 05 diodos leds.
- 02 x CI: 7400, 7402, 7404, 7408, 7432 y 7486.
- 01 multímetro digital.
- 01 manual ECG.
- Cables de conexión de telefonía.
pf3
pf4
pf5

Vista previa parcial del texto

¡Descarga Minimización de Funciones Lógicas de la Familia TTL: Laboratorio de Circuitos Digitales y más Apuntes en PDF de Circuitos Digitales solo en Docsity!

Facultad de Ingeniería Eléctrica y Electrónica

Laboratorio de Circuitos Digitales - 2020

LABORATORIO Nº 05: Minimización de Funciones

Lógicas de la Familia TTL

1. OBJETIVOS.

 Definir y minimizar la función booleana.  Conocer las aplicaciones de la electrónica digital.

2. FUNDAMENTO TEORICO.

MAPA DE KARNAUGH:

Un mapa de Karnaugh (también conocido como tabla de Karnaugh o K-Mapa) es un diagrama utilizado para la minimización de funciones algebraicas booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y matemático de los laboratorios Bell.

Los mapas de Karnaugh aprovechan la capacidad del cerebro humano de trabajar mejor con patrones que con ecuaciones y otras formas de expresión analítica. Externamente, un mapa de Karnaugh consiste en una serie de cuadrados, cada uno de los cuales representa una línea de la tabla de verdad. Puesto que la tabla de verdad de una función de N variables posee 2N^ filas, el mapa de Karnaugh correspondiente debe poseer también 2N^ cuadrados. Cada cuadrado alberga un 0 ó un 1, dependiendo del valor que toma la función en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables.

3. LISTA DE EQUIPOS Y MATERIALES.

  • 01 protoboard.
  • 01 fuente de tensión VDC – 5V.
  • 05 diodos leds.
  • 02 x CI: 7400, 7402, 7404, 7408, 7432 y 7486.
  • 01 multímetro digital.
  • 01 manual ECG.
  • Cables de conexión de telefonía.

Facultad de Ingeniería Eléctrica y Electrónica Laboratorio de Circuitos Digitales - 2020

4. PROCEDIMIENTO.

Montar el circuito lógico que cumpla con la siguiente función booleana:

4.1.- Solución sin minimizar:

a.- Circuito Lógico:

b.- Monte el circuito y verifique la Tabla N° 01.

Facultad de Ingeniería Eléctrica y Electrónica Laboratorio de Circuitos Digitales - 2020

c.- Monte el circuito minimizado y verifique la Tabla N°. Aplique niveles lógicos 0 y1 y utilice el indicador de nivel lógico (diodo led) en las entradas C,B,A y en las salida F para visualizar su valor. Verifique la coincidencia entre la Tabla 1 y la Tabla 2

Facultad de Ingeniería Eléctrica y Electrónica Laboratorio de Circuitos Digitales - 2020

4.3.- Solución usando la compuerta universal NAND:

a.- Monte el siguiente circuito.

b. Aplique niveles Lógicos 0 y 1 y verifique la coincidencia de la Tabla 3 con la Tabla 1.

Facultad de Ingeniería Eléctrica y Electrónica Laboratorio de Circuitos Digitales - 2020

5. CUESTIONARIO.

5.1.- Monte el circuito lógico que cumpla la siguiente función Booleana:

a. Minimización aplicando el mapa de Karnaugh:

La función minimizada es F =………………..…..

b. Desarrolle la tabla de verdad de la función original y de la función minimizada y compruebe su identidad. c. Desarrolle el circuito usando compuertas básicas y verifique su tabla de verdad. d. Desarrolle el circuito usando compuertas universales NAND y verifique su tabla de verdad.

5.2.- Monte el Circuito Lógico que cumpla la siguiente tabla de verdad:

ENTRADAS SALIDA

C B A F

a. Obtenga la Función Booleana. b. Minimice la función aplicando el Mapa de Karnaugh. c. Verifique la tabla de verdad de la función minimizada, la cual debe coincidir con la tabla planteada originalmente. d. Desarrolle el circuito minimizado empleando la compuerta universal NAND. e. Verifique la tabla de verdad del circuito montado con compuertas NAND, la cual debe coincidir con la tabla planteada originalmente.