sistemas digitales 1, Ejercicios de Diseño de Sistemas Digitales

¡Descarga sistemas digitales 1 y más Ejercicios en PDF de Diseño de Sistemas Digitales solo en Docsity!

Carlos Andres Dominguez Rivera ESPOL FIEC

CORRECIÓN EXAMEN

PARCIAL SISTEMAS

DIGITALES

1) PREGUNTA 1

Como parte de un sistema domótico se requiere diseñar el circuito de control de una puerta enrollable o lanfor como se muestra en la figura 1. El sistema tiene dos salidas para el control del movimiento del motor que maneja la puerta: cuando MOTOR_up.H está activo se enrolla o sube la puerta; cuando MOTOR_down. H está activo se desenrolla o baja la puerta; si ambas salidas de control del motor están desactivadas la puerta se quedará fijada en su última posición gracias a su sistema mecánico. El funcionamiento del circuito de control es como sigue: Al presionar el pulsador Subir o "UP" (U.H=H) el motor debe enrollar o subir la puerta hasta que el interruptor de final de carrera superior o "TOP" se active (T.H=H). Al presionar el pulsador Bajar o "DOWN" (D.H=H) el motor debe desenrollar o bajar la puerta hasta que el interruptor de final de carrera inferior o "BOTTOM" se active (B.H=H). Si presionan ambos pulsadores a la vez, como medida de seguridad, siempre se le dará prioridad al pulsador UP o Subir. El sensor S.H es un sensor de tipo fotocelda reflectiva que emite y recibe un haz de luz, si el haz de luz se interrumpe (S.H=H) se detecta una presencia en el recorrido de la puerta por lo que se debe mantener detenido el motor hasta que se retire la presencia (se desactive el sensor). Presente: a) La Tabla de Verdad del sistema de control de la puerta enrollable. (20 Puntos) b) Las expresiones lógicas no reducidas de ambas salidas. (5 puntos) c) La expresión lógicas más reducidas de MOTORup empleando para su reducción sólo algebra de Boole. (10 Puntos) Componentes del Sistema de Control de Puertas 1

b) Las expresiones lógicas no reducidas de ambas salidas. (5 puntos) Lo hacemos mediante minterms: Para la expresión 1: 𝑀𝑂𝑇𝑂𝑅𝑢𝑝 = ∑^ 𝑛 𝑖= 0 𝑚𝑖 𝑀𝑂𝑇𝑂𝑅𝑢𝑝 = 𝑆̅ ∗ 𝑇̅ ∗ 𝐵̅ ∗ 𝑈 ∗ 𝐷̅ + 𝑆̅ ∗ 𝑇̅ ∗ 𝐵̅ ∗ 𝑈 ∗ 𝐷 + 𝑆 ̅∗ 𝑇̅ ∗ 𝐵 ∗ 𝑈 ∗ 𝐷̅ + 𝑆̅ ∗ 𝑇̅ ∗ 𝐵 ∗ 𝑈 ∗ 𝐷 Para la expresión 2: 𝑀𝑂𝑇𝑂𝑅𝑑𝑜𝑤𝑛 = ∑ 𝑚𝑖 𝑛 𝑖= 0 𝑀𝑂𝑇𝑂𝑅𝑢𝑝 = 𝑆̅ ∗ 𝑇̅ ∗ 𝐵̅ ∗ 𝑈̅ ∗ 𝐷 + 𝑆̅ ∗ 𝑇 ∗ 𝐵̅ ∗ 𝑈̅ ∗ 𝐷 b) La expresión lógicas más reducidas de MOTORup empleando para su reducción sólo algebra de Boole. (10 Puntos) MOTORup= MOTORup= MOTORup= MOTORup= MOTORdown= MOTORdown= MOTORdown=

I. Implementación de la solución mediante VDHL Nota: Implementación de las soluciones con las funciones minimizadas mediante algebra de Boole y tomando en cuentas las 5 entradas para la descripción del software. Solución problema 1 en VDHL 1 Compilación Exitosa 1

b) Implemente la expresión lógicas mínimas de la variable de salida S usando únicamente puertas NOR de dos entradas. (20 puntos). Nota: x representa Don’t Care. Implementación Mediante BLOCK DIAGRAM 1

Análisis VWF 'RESULTADOS 2 ' PROBLEMA #3 (30 puntos) Presente el código VHDL en RTL de un circuito de control de una ALU. El circuito recibe las variables A y B binarias de 8 bits cada una. Además, tiene una entrada SEL, de 2 bits, que permite operar a la ALU entre 4 funciones aritméticas/lógicas, según la tabla adjunta. Finalmente, el circuito tiene la entrada de habilitación OE.H de lógica positiva que actúa de la siguiente manera: Si OE.H=L el circuito está desactivado presentando en su salida R alta impedancia. Si OE.H=H el circuito está activado y presenta en la salida R lo que Sel indique. La siguiente tabla presenta la operación de la ALU dependiendo de la entrada Sel: Sel Operación de la ALU 00 (A-B) 01 (A-B) 10 A and B 11 A or B

a) Librerías para utilizar (5 puntos). 1 library IEEE; -- Biblioteca estándar 2 use IEEE.STD_LOGIC_1164.ALL; -- Manejo de señales digitales 3 use IEEE.NUMERIC_STD.ALL; -- Operaciones aritméticas con SIGNED y UNSIGNED b) Entidad completa (10 puntos). 4 entity Pregun3 is 5 Port ( 6 A : in STD_LOGIC_VECTOR(7 downto 0); -- Operando A 7 B : in STD_LOGIC_VECTOR(7 downto 0); -- Operando B 8 EntrSelec : in STD_LOGIC_VECTOR(1 downto 0); -- Selector de operación 9 EnHabili : in STD_LOGIC; -- Habilitación 10 R : out STD_LOGIC_VECTOR(7 downto 0) -- Resultado 11 ); 12 end Pregun3; c) Arquitectura de la solución (15 puntos 13 architecture Modelo3 of Pregun3 is 14 signal result_arith : STD_LOGIC_VECTOR(7 downto 0); -- Resultado A - B 15 signal valid_arith : STD_LOGIC_VECTOR(7 downto 0); -- Resultado válido 16 signal temp_R : STD_LOGIC_VECTOR(7 downto 0); -- Valor temporal de salida

 - Compilación Exitosa 

• Diagrama RTL mediante análisis ADA
• Programación en VDHL de la solución del ejercicio
• Compilación Exitosa
  • Compilación Exitosa
• Diagrama RTL del análisis ADA
• Análisis VWF 'RESULTADOS'