Subsistemas combinacionales, Apuntes de Ingeniería Infórmatica

¡Descarga Subsistemas combinacionales y más Apuntes en PDF de Ingeniería Infórmatica solo en Docsity!

Tema 5

Subsistemas Combinacionales

ATENCIÓN:

Este material NO son apuntes

de la asignatura, sino material

de apoyo para las clases de aula

Índice

 Subsistemas combinacionales

 Subsistemas de propósito específico :

 Decodificadores, codificadores, convertidores de

código, Codificadores de prioridad, comparadores,

demultiplexores

 Subsistemas de propósito general :

 Multiplexores

 (Dispositivos programables, fuera del alcance de este

tema)

Subsistemas Combinacionales (entradas y salidas)

 Señales de control: condicionan el funcionamiento

del subsistema (habilitan, inhiben, etc)

 Niveles de activación: en alto o en bajo

E 1 E 2 E 3

Ejemplo:

 E1, ENABLE activo en alto

 E2 y E3, ENABLES activos en

bajo

 Activado, si y solo si:

E1=1, E2=E3=

Subsistemas de propósito específico: 2.1 Decodificadores

 Decodificadores: “decodifican” un dato de entrada

• n entradas (en un determinado código) y m

salidas (código “one-hot”, sólo una salida activa

en cada momento)

Ejemplo: DEC 2:4 con salidas activas en alto

DEC 2:

A

1

A

0

Q 0 Q 1 Q 2 Q 3

A1 A0 Q0 Q1 Q2 Q

Decodificadores (funciones de salida)

Ejemplo: DEC 2:4 con salidas activas en bajo

A1 A0 Q0 Q1 Q2 Q

DEC 2:

A

1

A 0

Q 0 Q 1 Q 2 Q 3

 DEC ( salidas en alto ): genera mintérminos (Q

i

= m

i

 DEC ( salidas en bajo ): genera Maxtérminos (Q

i

= M

i

Decodificadores (funciones de salida)

Ejemplo:

DEC 2:4 con salidas activas en bajo (con enable en alto)

E A1 A0 Q0 Q1 Q2 Q

0 X X 1 1 1 1

DEC 2:

A

1

A

0

Q

Q

Q

2

Q

3

E

Q

i

= M

i

• E

Decodificador (descripición Verilog)

Ej: Descripción Verilog “funcional” de un

DEC 2:4 con salidas activas en alto (con enable en alto)

// Decodificador 2:4 con salidas en alto y habilitación en alto // descripción verilog “funcional” module decodificador_2_a_4_df_v(E, AO, A1, Q0, Q1, Q2, Q3); input E, A0, A1; output Q0, Q1, Q2, Q3; assign Q0= E & ~A1 & ~A0; assign Q1= E & ~A1 & A0; assign Q2= E & A1 & ~A0; assign Q3= E & A1 & A0; endmodule

Decodificadores comerciales

74 - 139 (DUAL 2 TO 4 DECODER/DEMULTIPLEXER)

Contiene 2 DEC 2:4 con salidas activas en bajo (con

ENABLE en bajo)

Diseño con decodificadores y puertas

Ejemplo: Realice la siguiente función multisalida con

decodificadores y puertas:

F1(x,y,z) = ∑(0,3,6) F2(x,y,z) = ∏(1,3,4,6))

Aprovechamos la capacidad de

generación de mintérminos o

maxtérminos de los

decodificadores

x

y

z

F1(x,y,z)

F2(x,y,z)

Asociación de decodificadores

Subsistemas de propósito específico: 2.2 Codificadores

 Realizan la función inversa a los decodificadores:

admiten sólo una entrada activada, “codificando” su

valor en un código concreto

Ejemplo: CODIF 4:2 con entradas activas en bajo y

salidas activas en alto (binario natural)

I0 I1 I2 I3 Q1 Q

CODIF 4:

A

1

A

0

I

0

I 1

I

2

I

3

Diseño de codificadores (ii)

Ejemplo: Realizar un CODIF 4:2 con entradas activas

en bajo y salidas activas en alto (GRAY)

I0 I1 I2 I3 Q1 Q

CODIF 4:

GRAY

Q

Q

1

Q

0

I 0 I 1 I 2 I 3

Simplificando k-mapa:

Q1 = I0 * I

Q0 = I0 * I

I 0

I 1 I 2 I 3

Q

Q

Asociación de codif. de prioridad (i)

 Requieren entrada de ENABLE (EI) y GS (Group

select, para saber si el codificador está activado

EI I0 I1 I2 I3 Q1 Q0 GS E

0 X X X X 0 0 0 0

1 X 0 1 1 0 1 1 0

1 X X 0 1 1 0 1 0

1 X X X 0 1 1 1 0

GS: se activa cuando el codificador está activado y hay

alguna entrada activada

CODIF PRI

A

1

A

0

I

I

I

0

I

1

I 2

I 3

EO

GS

EI

Asociación de codif. de prioridad (ii)

EJEMPLO: Realizar un CODIF PRI 8:3 a partir de CODIF

PRI 4:

EI

EO

GS 1 0

EI

EO

I0 I1 I2 I3 I4 I5 I6 I

Q2 Q1 Q

EI

GS