Scarica Reti sequenziali e alee e più Appunti in PDF di Reti Logiche solo su Docsity!
FENOMENI TRANSITORI: ALEE
Vogliamo vedere cosa succede se agli operatori logici associamo un ritardo. Durante il ritardo la rete “si comporta male”: quando e quali?
I ritardi vengono rappresentati con delle forme d’onda: Tdv:
Il ritardo è sempre scritto sul data sheet che fornisce il costruttore. Ogni rete ha un ritardo differente perché NON esiste la simultaneità MA sempre < del taumax fissato dal costruttore, se soddisfatte le seguenti condizioni ambientali: Condizioni ambientali:
- Tensione V
- Condizioni ambientali di temperatura T
- Fan-out n° max di ingress che posso pilotare Se sono verificate queste condizioni ambientali, il tempo di risposta deve essere per forza < del taumax.
Nell’intervallo t (con t 0 < t < t 0 + taumax) ingresso = 1, uscita = 1 NON riflette quello che c’è scritto sulla tdv! Si discosta dal comportamento delle reti combinatorie l’uscita NON dipende solo dall’ingresso , MA dalla storia di prima!!! COMPORTAMENTO DELLE RETI SEQUENZIALI
Il ritardo fa violare le regole della tdv della rete combinatoria : riprende a comportarsi come tale SOLO a transitorio estinto.
Sotto questa ipotesi si dice che due ingressi «cambiano contemporaneamente» se il secondo ingresso cambia prima che si sia estinto l’effetto della variazione del primo Mappe di Karnaugh: una configurazione cambia con distanza 2 Elettronicamente: un ingresso cambia prima che si è estinto il transitorio dell’altra Dobbiamo mantenere l’ipotesi che possa cambiare un solo ingresso alla volta (e cioè l’ipotesi che le transizioni in ingresso avvengano solo tra configurazioni binarie adiacenti), MA in presenza di gate con ritardo non nullo questa ipotesi assume un nuovo significato: Un ingresso può cambiare solo dopo che si è stabilizzato il transitorio dovuto alla transizione precedente; se questa ipotesi non è verificata, la teoria sviluppata in questo file non è valida; Si ricorda che per il principio di non contemporaneità degli eventi , l’ipotesi di variazione di un solo ingresso alla volta è «naturalmente» verificata in caso di operatori con ritardo nullo. Es.
Quindi, FENOMENI TRANSITORI ( MALFUNZIONAMENTI ) introdotti:
- RITARDO = (modello semplificato) l’uscita mantiene il vecchio valore per tutto il transitorio. Fatto intrinseco alla natura della rete elettronica; malfunzionamento rispetto alla tdv.
- ALEA = malfunzionamento rispetto alla tdv; può essere di 2 tipi: o ALEA STATICA = L’uscita dovrebbe rimanere costante, invece assume temporaneamente l’altro valore i. Alea di 1 (reti SP) ii. Alea di 0 (reti PS) o ALEA DINAMICA = l’uscita varia più volte prima di assestarsi sul nuovo valore: se durante il transitorio l’uscita invece di andare dritta, oscilla per un po’, vuol dire che invece di avere una transizione “secca” ho tante transizioni per 1 prima di
assestarmi. Ci sono solamente se le reti sono > di 3 livelli (es. SPS, SPSP; SP! (rete a 2 livelli) può avere quelle
statiche però)
Comportamento a transitorio estinto : se facciamo la forma d’onda: x che va da 0 a 1
z va da 1 e rimane 1 per tutto il ritardo τ , POI
passa a 0
1. IL RITARDO
RITARDO = (modello semplificato) l’uscita mantiene il vecchio valore per tutto il transitorio.
Se cambiasse da 0 a 1 l’effetto del cambiamento ce l’ho anche sull’uscita dopo 3 tau perché deve passare per:
- NOT
- AND
- OR Quindi questa rete può ritardare 2 o 3 tau, a seconda di quanti livelli attraversa il segnale.
- L’ALEA STATICA ALEA STATICA = L’uscita dovrebbe rimanere costante, invece assume temporaneamente l’altro valore.
La SINTESI MINIMA è dunque soggetta a alee statiche: come faccio ad evitare l’alea? È sufficiente aggiungere il raggruppamento che va a cavallo tra i due raggruppamenti, con la ridondanza : devo fare in modo che se passo da un 1 ad un altro 1, devono stare nello stesso raggruppamento! Uscita = 1, qualunque sia il valore di A (uscita non dipende da A) PERCHÉ è una variabile che cambia aggiungo un AND che mi permette di avere a a 1, qualunque siano i valori di I 1
Alee di 0 il caso delle sintesi PS: in questo caso, gli zeri adiacenti devono cadere sotto un unico raggruppamento rettangolare per evitare alee di 0. Prendendo l’esempio precedente, copriamo gli zeri:
Il raggruppamento introdotto corrisponde ad un OR che rimane stabilmente a 0 durante la transazione indicata così, l’AND d’uscita NON può trovarsi contemporaneamente con tutti gli ingressi a 1.
ALEA NASCE PERCHÉ : scambio di ruolo di 2 implicanti ALEA SI PUÒ EVITARE COME : si possono eliminare aggiungendo RR che coprono tutte le coppie di 1 adiacenti (tutti gli 1 devono essere coperti da RR)
Quindi: F mi dice come deve uscire la rete G mi dice che mi devo ricordare questa cosa!!! memoria/ritardo : dopo quando cambia s G genera uno stato futuro che dopo un ritardo sarà lo stato presente! Se oscillatore va a 1 GHz mi genera un’onda quadra che ha un periodo di 1 nanosecondo (10-9). Rete sincrona ha un ritardo finito determinato dalla frequenza di clock; se il ritardo tende a 0 (metto una retroazione diretta) diventa una rete asincrona!! Quindi: Rete sincrona se c’è il ritardo Rete asincrona se il ritardo tende a 0 lo stato futuro nuovo stato presente continua così all’infinito rete che oscilla! A MENO CHE : s = s rete stabile (fino al prossimo nuovo ingresso): lo stato futuro non cambia più stato presente non cambia più bisogna evitare le oscillazioni
MACCHINE SEQUENZIALI = modelli matematici che descrivono sistemi digitali in cui il valore della grandezza presente in uscita non dipende solamente dal valore contemporaneo dell’ingresso, ma dipende anche dai valori assunti dall’ingresso nel passato; le macchine sequenziali descrivono dunque sistemi dotati di memoria. STORIA PASSATA = rappresentata 1) dal tempo trascorso,
- dalla sequenza con cui sono variati gli ingressi e 3) dalla loro durata. Le macchine sequenziali si suddividono in: Macchine sequenziali sincrone Macchine sequenziali asincrone
MACCHINE SEQUENZIALI SINCRONE = il tempo viene suddiviso in intervalli elementari di durata costante T e vengono considerati solamente gli istanti di tempo ti che delimitano detti intervalli. Gli intervalli elementari possono essere contati ed è quindi possibile misurare il tempo. Pertanto nelle macchine sequenziali sincrone il valore dell’uscita può dipendere sia dalla sequenza dei valori in ingresso, sia dalla relativa durata
MACCHINE SEQUENZIALI ASINCRONE = non viene fissata una base dei tempi di riferimento; pertanto le macchine S.A. non sono in grado di tener conto della durata dei valori in ingresso; il valore dell’uscita dipende dalla sequenza dei valori in ingresso, ma non può dipendere dalla relativa durata.
Posso descrivere il comportamento della RS in 2 modi: o PRODOTTO CARTESIANO:
Dati 2 insiemi: S: { s 1 , s 2 } e I: { i 1 ,i 2 } il prodotto cartesiano è: S × I :¿
Esempio di utilizzo : F : S × I → U , dove: F = rete, S = stati, I = ingressi, U = uscite
Esempio di modalità di rappresentazione della F :
Poiché devo codificare in binario gli stati, considero una variabile y : y = 0 s 1 y = 1 s 2 Codifico anche gli ingressi, con la variabile x : x = 0 i 1 x = 1 i 2 Codifico anche le uscite con la variabile z : z = 0 u 1 z = 1 u 2
Mi aggiorna lo stato trasforma lo stato futuro in stato presente
F(s 1 , i 1 ) F(s 1 , i 2 ) F(s 2 , i 1 ) F(s 2 , i 2 )
o GRAFO (o DIAGRAMMA) DEGLI STATI = insieme di nodi (entità) che si legano con dei rami (segmenti) serve per capire la dinamica del sistema. Ad ogni nodo si associa un’ entità ; ogni ramo rappresenta una relazione tra entità Servono per far vedere delle connessioni logiche tra entità. Ogni ramo è: ORIENTATO = se ho una freccia di relazione orientata LABELLED = se la relazione è, appunto, etichettata; definisce la proprietà tra le entità etichettate
Se sono in uno stato, potrò stare in 2 diversi stati futuri a seconda del valore dell’ingresso: devo avere 2 rami uscenti , per ogni nodo: = stato futuro stato presente (se l’ingresso è 0 rimango in B)
Questo es. è una rete sequenziale sincrona se sottintendo che ogni cambiamento di stato lo faccio quando arriva l’istante di clock lo devo dichiarare prima! Se non lo dichiaro prima, non lo so.
Nelle RETI ASINCRONE , uno dei due rami è sempre un autoanello.
FLOP = TRIGGER (= l’evento che fa passare da uno stato all’altro) nelle reti sincrone. Nelle reti asincrone il trigger è l’ INGRESSO.
Le reti asincrone sono più veloci perché, appunto dipendono dall’ingresso; le reti sincrone devono aspettare il flop.
Sul ramo devo mettere anche l’uscita :
Si mette sull’etichetta, dopo l’ingresso, separato dalla virgola. Si legge: da A, con ingresso a 0, ho uscita a 1 e vado in C (stato futuro).
SINTESI DELLE RETE SEQUENZIALI Si segue questo procedimento:
1. Descrizione a parole 2. Grafo 3. Prodotti cartesiani (con definizione delle reti combinatorie F e G) 4. Schema logico
Modello delle macchine sequenziali: AUTOMA A STATI FINITI
Il comportamento di una macchina sequenziale può essere descritto dall’automa. AUTOMA A STATI FINITI = insieme M di 5 elementi (pentupla):
M = {I, U, S, F, G}
Formato da 3 insiemi :
1) I: i 1 , i 2 , ..., in: alfabeto di ingresso
2) U: u 1 , u 2 , ..., um: alfabeto di uscita
- S: s 1 , s 2 , ..., sk: insieme degli stati interni
e da 2 funzioni : F: S I U funzione di uscita G: S I S funzione di aggiornamento dello stato interno
Il progetto di una rete sequenziale si riduce al progetto di un automa.
RIASSUNTO: confronto tra la descrizione del comportamento di RC e RS Descrizione del comportamento di una RC
Ma devo considerare anche gli ingressi e le uscite!!
Gli ingressi diventano etichette dei rami
