semiconductor physics, Summaries of Electronics

not for normal human, warning!!!!!

Typology: Summaries

2025/2026

Uploaded on 06/02/2026

nhan-le-17
nhan-le-17 🇸🇬

1 document

1 / 57

Toggle sidebar

This page cannot be seen from the preview

Don't miss anything!

bg1
VT LÝ BÁN DẪN (EE1007)
Chương 4-2: Giải tích mạch diode
HIEU NGUYEN
Bộ môn kỹ thuật điện tử
Đại học Bách Khoa Tp.HCM
HIEU NGUYEN (HCMUT) VẬT BÁN DẪN Chương 4-2 1 / 53
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe
pff
pf12
pf13
pf14
pf15
pf16
pf17
pf18
pf19
pf1a
pf1b
pf1c
pf1d
pf1e
pf1f
pf20
pf21
pf22
pf23
pf24
pf25
pf26
pf27
pf28
pf29
pf2a
pf2b
pf2c
pf2d
pf2e
pf2f
pf30
pf31
pf32
pf33
pf34
pf35
pf36
pf37
pf38
pf39

Partial preview of the text

Download semiconductor physics and more Summaries Electronics in PDF only on Docsity!

VẬT LÝ BÁN DẪN (EE1007)

Chương 4-2: Giải tích mạch diode

HIEU NGUYEN

Bộ môn kỹ thuật điện tử Đại học Bách Khoa Tp.HCM

Nội dung

(^1) Các phương pháp giải mạch điện diode

(^2) Một số bài tập giải mạch diode

(^3) Tài liệu tham khảo

Đặc tuyến I-V

Phương trình quan hệ ID và VD :

ID = IS .(exp(

VD

ηVT

Đặc tuyến I-V

Trong đó: IS : dòng bão hòa ngược η : hệ số không lí tưởng của diode

VT =

kT q

: điện áp nhiệt, giá trị VT = 26 mV ở 300 K Vγ (hay còn kí hiệu VON ): điện áp mà tại đó điện trường triệt tiêu (hay miền nghèo W = 0), còn gọi là điện áp mở của diode. Thông thường: VON = 0 , 7 V đối với Si

Bài toán cơ bản

Định luật KCL:

IR = ID → VR = IR .R = ID .R

Định luật KVL:

VS = VR + VD → VS = ID .R + VD (1)

Phương trình của diode:

ID = IS .(exp(

VD

ηVT

ID và VD là nghiệm của hệ phương trình (1) và (2)

Bài toán cơ bản

Ví dụ

Cho diode D có IS = 6 , 2 nA, η = 2 và VT = 26 mV. Mạch phân cực diode VS = 5 V và R = 1 , 5 K Ω

Bài toán cơ bản

Phương pháp này gọi là giải bằng đại số Yêu cầu phải giải phương trình mũ → khó khăn khi giải tay, thích hợp khi sử dụng máy tính để lập trình, mô phỏng Khi số lượng diode tăng lên, việc phải lập ra hệ phương trình rất phức tạp

Phương pháp sử dụng đồ thị

Từ pt (1), ta biến đổi:

ID =

VS

R

VD

R

Trên hệ trục I-V, pt (3) có dạng đường thẳng và được gọi là DCLL (DC Load Line) hay đường tải 1 chiều. Đường thẳng này mô tả đặc điểm của mạch phân cực trên đồ thị I-V Ta vẽ (2) và (3) trên cùng hệ trục tọa độ

Phương pháp sử dụng đồ thị

Phương pháp này gọi là giải bằng đồ thị Giao điểm của (2) và (3) thường được gọi là Q - điểm hoạt động hay điểm tĩnh của diode Ký hiệu: Q(ID ; VD ) Từ nay về sau, khi nói tìm điểm tĩnh Q. Ta hiểu là tìm cặp giá trị ID và VD Khi tìm nghiệm bằng đồ thị → kết quả không có độ chính xác cao, tuy nhiên có thể dùng để ước lượng tính chất của diode Khi số lượng diode tăng lên, việc phải lập ra hệ phương trình và vẽ đồ thị phức tạp

Phương pháp xấp xỉ đồ thị

Ta thường xấp xỉ đặc tuyến của diode thành 3 dạng: a : Mô hình lí tưởng b : Mô hình sụt áp hằng c : Mô hình sụt áp có trở

Phương pháp xấp xỉ đồ thị

Mô hình sụt áp hằng

Khi VD ≥ VON , D ON: D như 1 nguồn có điện áp VON Khi VD < VON , D OFF: D hở mạch

Phương pháp xấp xỉ đồ thị

Mô hình sụt áp có trở

Khi VD ≥ VON , D ON: D như 1 nguồn nối tiếp trở Khi VD < VON , D OFF: D hở mạch

Bài toán cơ bản

Ví dụ

Mạch phân cực diode VS = 5 V và R = 1 , 5 K Ω. Giải lại bài toán cơ bản ban đầu sử dụng: (a) Mô hình lí tưởng của diode

Bài toán cơ bản

Ví dụ

Mạch phân cực diode VS = 5 V và R = 1 , 5 K Ω. Giải lại bài toán cơ bản ban đầu sử dụng: (a) Mô hình lí tưởng của diode

Do VS > 0 nên D ON, sử dụng mô hình lí tưởng Dòng điện qua D:

ID =

VS

R

1 , 5 K

= 3 , 33 (mA)

→ Q( 3 , 33 mA; 0 V )