Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Estos apuntes de electrónica digital explican los conceptos de latch y biestables, incluyendo sus diferentes tipos como rs, d, jk y t. Se detallan sus características, funcionamiento y aplicaciones, incluyendo ejemplos de circuitos integrados como el 74112 y el 7473. Se incluyen cronogramas para comprender el comportamiento de los biestables y se mencionan aplicaciones como contadores y registros de desplazamiento.
Tipo: Resúmenes
1 / 16
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Dos estados
estables
Asíncronos: funcionan sin activación de una señal de reloj. Cerrojo (LATCH): R-S y D
FS: Flanco de Subida
FB: Flanco de Bajada
Edge- Triggered
Señal de Reloj
La salida Q permanece estable. Para cambiar su estado hay que modificar valor entradas. Tipos:
Actúan por a nivel bajo
X (no deseado)
/S /R Qt+
0 0
Qt
0 1 1
1 0 0
1 1
Ejemplo aplicación latch R-S:
C.I. 555. La salida de cada comparador
actúa sobre R y S
Proteus Ejemplo1_RS
!
"
!
El latch D (cerrojo) es un dispositivo con una entrada de datos (D) y otra de habilitación (E).
Cuando está habilitado (E=1) el dispositivos en transparente, es decir la salida (Q) sigue a la entrada Q = D
Cuando está cerrado (E=0) la salida permanece bloqueada y no varía: Qt+1 = Qt
74HCT373: Ocho latch tipo D con salidas triestado
( Output Enable ). Latch Enable común a los ocho latchs
!"
$"
%
!C
D
$C
E
!%
) $%
!#
H
$#
,
!D
C# $D
C%
!E
CD
$E
CE
!*
C) $*
C*
!)
CH
$)
C,
-.
C
L.
CC
0C
)D1O#)#
!!
"
"
!
"
!!
#ABCAB'E)H,E*
,B-.'E)H,E**
bloqueada
Proteus Ejemplo2_Latch D
J Q
K Q
Clk
Set
Reset
Reset (asinc.) Estable Set
Volteo Volteo
Set (asinc.)
Reset
Set Asincr.= 0 ® Q= 1
Reset Asincr.= 0 ® Q= 0
Set Reset J K Clk Qt+
1 0 X X X 0 Reset Asincr.
0 1 X X X 1 Set Asincr.
0 0 X X X? No deseable
1 1 X X No ↓ Qt Estable
1 1 0 0 ↓ Qt Estable
1 1 0 1 ↓ 0 Reset Sincr.
1 1 1 0 ↓ 1 Set Sincr.
1 1 1 1 ↓ /Qt Volteo
Activas a nivel bajo.
Permite el inicio del biestable
1 2 3 4 5 6 7 8
D
: Set Asíncr.
D
: Reset Asinc
CP: Reloj
(flanco bajada)
Minúsculas:
Valor previo
Mayúsculas:
Valor siguiente
Pin 16: Vcc
Pin 8: GND
Dos biestables en
un solo chip
(Volteo)
Proteus Ejemplo3_J-K
!
!!
!!
"!
#!
$%!
!!
!!
!!
$%!
C!
T Q(t+1)
0 Q(t)
1 Q(t)
El biestable T es un biestable J-K con las dos entradas unidas, denominada T (toggle).
Si T=1 cuando llegue flanco activo de reloj la salida (Q) cambia de estado (voltea).
Si T=0 la salida no cambia (estable). Puede tener entrada Reset asíncrona
Reset
Reset
Q
Q
Ck
T
Vcc Q
Vcc
Q
Q
Q
Ck
T
0 0 0 0 0
0 0 0
0 0
1 1 1 1 1 1
1 1 1
1
!
" " "
" " $
%
" $ "
C
" $ $
'
$ " "
(
$ " $
"
$ $ "
$
$ $ $
)*
.( ." +,-
!
" " "
" " $
%
" $ "
C
" $ $
'
$ " "
(
$ " $
"
$ $ "
$
$ $ $
)*
.( ." +,-
Aplicación: Contador
Estableciendo T=1 por cada pulso de reloj la salida cambia de estado
Proteus Ejemplo4_T contador
74LS174 Seis biestables tipo D con clear (16 pines)
74LS175 Cuatro biestables tipo D con clear, salida Q y /Q (16 pines)
74LS273 Ocho biestables tipo D con clear (20 pines)
Actúa como registro (memoria) de 8 bits (1 byte), donde las entradas D son para escribir
y las salidas Q para leer la información. Clear para borrar
Proteus Ejemplo2_Latch D
Tiempo de Mantenimiento ( Hold ) Tiempo de Establecimiento ( Set-Up )
Tiempos de Propagación ( Delay Time )
