








Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Definición, función básica de un convertidor, tipos de convertidores y funcionamiento de cada uno de ellos
Tipo: Esquemas y mapas conceptuales
1 / 14
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!









La conversión analógico-digital es el proceso de convertir la salida del circuito de muestreo y retención en una serie de códigos binarios que representan la amplitud de la entrada analógica en cada uno de los instantes de muestreo. El proceso de muestreo y retención hace que se mantenga constante la amplitud de la señal analógica de entrada entre sucesivos impulsos de muestreo; así, la conversión analógico-digital puede realizarse utilizando un valor constante, en lugar de permitir que la señal analógica varíe durante el intervalo de conversión, que es el intervalo comprendido entre los impulsos de muestreo. CONVERSIÓN ANALÓGICO-DIGITAL Función básica de un convertidor analógico-digital (ADC))
La tensión de referencia de cada comparador se establece mediante un circuito divisor de tensión resistivo. La salida de cada comparador se conecta a una entrada del codificador de prioridad. El codificador se habilita mediante un impulso aplicado a la entrada de habilitación EN, y el código de tres bits que representa el valor de la entrada analógica se presenta en las salidas del codificador. El código binario queda determinado por la entrada de mayor orden que se encuentre a nivel ALTO. ADC flash de 3 bits
El ADC de pendiente doble se utiliza comúnmente en voltímetros digitales y otros tipos de instrumentos de medida. Utilizan un generador de rampa (integrador) para generar la característica de pendiente doble. ADC de pendiente doble básico.
Cuando el contador alcance un valor de cuenta especificado, se pondrá a cero (RESET) y la lógica de control conmutará a la tensión de referencia negativa (−𝑉𝑅𝐸𝐹 ) aplicándola a la entrada de 𝐴 1 , como muestra la figura (b). En este instante, el condensador está cargado a una tensión negativa (−V) proporcional a la tensión analógica de entrada.
A continuación, el condensador se descarga linealmente debido a la corriente constante de − 𝑉𝑅𝐸𝐹 , como ilustra la figura (c). Esta descarga lineal produce una rampa positiva en la salida de 𝐴 1. A medida que el condensador se descarga, el contador avanza desde su estado de RESET. Cuando la tensión de salida del integrador (𝐴 1 ) alcanza el valor cero, el comparador 𝐴 2 al contador. La cuenta binaria se almacena en los latches, completando un ciclo de conversión. La cuenta binaria es proporcional a 𝑉𝑖𝑛 , ya que el tiempo que tarda el condensador en descargarse sólo depende de −V, y el contador registra este intervalo de tiempo.
Está basado en la modulación delta, en la que se cuantifica la diferencia entre dos muestras sucesivas (se cuantifica el incremento o decremento sufrido por la señal); otros métodos utilizados en los convertidores ADC están basados en el valor absoluto de cada muestra. La modulación delta es un método de cuantificación de un bit. Suponga que hay 4096 1 s durante el intervalo en el que la señal de entrada presenta un máximo positivo. Puesto que el cero es el intervalo en que esa señal es cero. Cuando la señal de entrada presenta un máximo negativo no habrá ningún 1 durante el intervalo. Para los niveles de señal intermedios, el número de 1 s es proporcional al nivel de la señal.
La señal analógica de entrada y la señal analógica correspondiente al flujo de bits cuantizado resultante de la conversión en el DAC, dentro del bucle de realimentación, se aplican al punto de suma (Σ). La señal diferencia (∆) saliente de Σ se integra y el ADC de 1 bit incrementa o decrementa el número de 1 s dependiendo de la señal diferencia. Esta acción trata de que la señal cuantizada realimentada se asemeje lo más posible a la señal analógica entrante. El cuantizador de 1 bit es esencialmente un comparador, seguido de un latch.
DIAGRAMA DE BLOQUE FUNCIONAL :
INTEGRADO PARA APLICACIÓN Este dispositivo funciona con una alimentación de + 5 V y tiene una resolución de ocho bits, con un tiempo de conversión de 100 μ s. También dispone de un generador de reloj interno. Las salidas de datos triestado sirven para realizar la interfaz con el sistema de buses de un microprocesador.
FUNCIONAMIENTO: El ADC 0804 contiene el equivalente a una red DAC de 256 resistencias. La lógica de aproximaciones sucesivas secuencia la red para adaptar la tensión analógica de entrada diferencial (𝑉𝑖𝑛+− 𝑉𝑖𝑛−) a una salida de la red resistiva. En primer lugar, se comprueba el MSB. Después de realizar ocho comparaciones, un código binario de 8 bits se transfiere a los latches de salida y la salida de interrupción pasa a nivel BAJO.
El dispositivo puede funcionar en modo de conversión libre , conectando la salida 𝐼𝑁𝑇𝑅 a la entrada de escritura (𝑊𝑅) y manteniendo la entrada de inicio de conversión, 𝐶𝑆 a nivel BAJO. Para garantizar una adecuada inicialización bajo todas las posibles condiciones, se requiere un nivel BAJO 𝑊𝑅 en la entrada durante el ciclo de conexión de la alimentación. A partir de ahí, si se pone 𝐶𝑆 a nivel BAJO en cualquier instante, se interrumpirá el proceso de conversión. Cuando la entrada 𝑊𝑅 pasa a nivel BAJO, el registro de aproximaciones sucesivas (SAR) interno y el registro de desplazamiento de 8 bits se ponen a cero. Mientras, 𝐶𝑆 y 𝑊𝑅 permanezcan a nivel BAJO, el ADC permanecerá en estado de RESET. El período de conversión se inicia de uno a ocho períodos de reloj después de que 𝐶𝑆 o 𝑊𝑅 hagan una transición de nivel BAJO a nivel ALTO. Cuando ambas entradas 𝐶𝑆 y 𝑅𝐷 están a nivel BAJO, el latch de salida triestado se habilita y el código de salida se aplica a las líneas 𝐷 0 a 𝐷 7. Cuando la entrada 𝐶𝑆 o la entrada 𝑅𝐷 pasan a nivel ALTO, las salidas 𝐷 0 a 𝐷 7 se desactivan.
FUNCIONAMIENTO: