Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Un informe de práctica sobre el uso de mapas de karnaugh para la simplificación de funciones lógicas booleanas. Se explica el objetivo de la práctica, que es comprobar la efectividad de los mapas de karnaugh como herramienta para la reducción de circuitos lógicos. Se desarrolla un ejercicio práctico donde se diseña un circuito lógico que produce una salida en alto cuando el número binario de 4 bits es mayor que 0010 y menor que 1000. Se obtiene la expresión sop de la tabla de verdad, se dibuja el diagrama lógico, se reduce la expresión sop utilizando mapas de karnaugh, se arma el circuito reducido y se obtiene la tabla de verdad experimental. Finalmente, se analizan los resultados y se presentan observaciones, comentarios y conclusiones sobre el uso de los mapas de karnaugh.
Tipo: Ejercicios
1 / 7
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
INFORME PRÁCTICA NO. 5 LABORATORIO ELECTRÓNICA DIGITAL
Las salidas que se obtuvieron de manera experimental concordaron con las salidas que dictaba el problema inicial, obteniendo salidas en ALTO cuando un numero binario era mayor que 0010 y menor a 1000, obteniendo así un circuito lógico.
5. OBSERVACIONES, COMENTARIOS Y CONCLUSIONES Los mapas de Karnaugh son otra de las maneras que se tienen en la electrónica digital de simplificar circuitos lógicos, siendo este un método basado en la agrupación de las expresiones de entrada y reduciendo aquellos términos que tengan una diferencia en su expresión. Es un método a mi opinión sencillo, aunque complicado de dominar. 6. MATERIAL UTILIZADO - Protoboard - Juego de cables caimán-banana - Resistencias (150 Ω – 330 Ω) - Leds - Compuertas Lógicas 7. BIBLIOGRAFÍA [1] D. Tinoco Varela, «Mapas de Karnaugh,» CDMX, 2018.
