Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Encuentra los documentos específicos para los exámenes de tu universidad
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Documento de prácticas de la División de Ingeniería Eléctrica y Departamento de Computación sobre la introducción a las memorias y decodificadores. el concepto de acceso aleatorio en memorias, el funcionamiento de decodificadores y su importancia en la memoria semiconductora, y diferentes configuraciones de salida de memorias. Además, se analizan los tipos de salida de dispositivos de almacenamiento y el funcionamiento de circuitos de bus común.
Tipo: Ejercicios
1 / 9
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Secretaría/División: Área/Departamento:
División de Ingeniería Eléctrica. Departamento de Computación. Laboratorio de Dispositivos de Almacenamiento y de Entrada Salida. Introducción a las memorias. N° de práctica: 1. Nombre completo del alumno Firma
Número de brigada: Fecha de elaboración: 05 - Octubre- (^2020) Grupo: 06 Elaborado por: Revisado por: Autorizado por: Vigente desde:
División de Ingeniería Eléctrica. Departamento de Computación. Los decodificadores y su aplicación son importantes como componentes de sistemas de memoria, pues como se mencionó le proporcionan a la memoria su capacidad de acceso aleatorio. En los circuitos integrados de memoria la decodificación se lleva a cabo comúnmente por transistores de emisor múltiple. Éstos actúan como una compuerta de “n” entradas, aunque es necesario una etapa de potencia para activar a todo un renglón de memoria. Los flip-flops y las compuertas con los que se arman las memorias de tipo estáticas se fabrican con tecnología TTL de las familias SSI y MSI, como sabemos las compuertas TTL en todas las versiones vienen en tres tipos diferentes de configuraciones de salida.
División de Ingeniería Eléctrica. Departamento de Computación. El inciso “a” de la figura 1, nos muestra el circuito básico de la compuerta NAND con salida colector abierto. En el que si cualquier entrada es baja, Q3 se pone en corte por lo que se debe agregar una resistencia externa conectada a Vcc para que la salida “hale” hacia el nivel alto de voltaje, o la salida actuará como circuito abierto. Si todas las entradas son altas, ambos Q2 y Q3 conducen y se saturan, por lo que la salida será menor que 0.2V. Esto confirma las condiciones de operación NAND. Cabe señalar que la necesidad de conformar lógica alambrada y de construir sistemas de base común, provocó que los fabricantes no incluyeran la resistencia RL internamente. Por lo que esta configuración es utilizada con fines muy especiales, en nuestro caso, formar un bus de datos común a todas las celdas (flip- flops) de la memoria. El inciso “b” de la figura 1, muestra la configuración de salida poste totémico llamada así porque el transistor Q4 está “encima” de Q3. La compuerta TTL poste totémico es igual a la compuerta de colector abierto, excepto por el transistor de salida Q4 y el diodo D1. Al comparar este tipo de salida con la de colector abierto vemos que su tiempo de desactivación es más rápido, esto es debido a que se remplaza el arranque pasivo de la RL, por un arranque activo con el transistor Q4. La conexión de lógica alambrada no se permite con circuitos de salida de poste totémico. Cuando dos circuitos de este tipo se conectan juntos, con la salida de una compuerta alta y la salida de la segunda baja, la cantidad excesiva de corriente exigida puede producir suficiente calor para dañar los transistores del circuito. Hay sin embargo, una clase especial de compuerta tipo poste totémico que permite la conexión alambrada de las salidas con el propósito de formar un sistema de bus común. Cuando una compuerta TTL de salida tipo poste totémico tiene esta propiedad, se le llama compuerta tres estados (o triestado). El inciso “c” de la figura 1, muestra el diagrama del circuito inversor tres estados. Observemos que los transistores Q6, Q7 y Q8, asociados con la entrada de control forman un circuito similar a la compuerta colector abierto. Por su parte los transistores Q1Q5, asociados con la entrada de datos forman un circuito TTL poste totémico y los dos circuitos se conectan juntos por medio del diodo D1.
División de Ingeniería Eléctrica. Departamento de Computación. ii) Investigue la forma de conectar dos decodificadores 2x4 del Circuito integrado 74139, para obtener un decodificador 3x8. Posteriormente alámbrelo y compruebe su buen funcionamiento.
División de Ingeniería Eléctrica. Departamento de Computación. X-No importa X-No importa **En este ejercicio se ocupa la compuerta 7400 en lugar de la 7401 ya que no se encontraba en el simulador.
Material. 1 CI. 74LS139 (Dual Decoder, 2 to 4) 1 CI. 7401 1 CI. 7404 Circuitos integrados y material necesario para armar su diseño del primer punto (i). Resistencias de 330 ohm, 1K ohm y diodos leds, suficientes. Conclusión. Con el desarrollo de la practica comprendí de una mejor manera el concepto de acceso aleatorio y como los decodificadores proporcionan a la memoria esa capacidad En las memorias de acceso aleatorio, las celdas de la memoria pueden accesarse para la transferencia de información en cualquier posición deseada. Esto es, el proceso de ubicar una palabra en la memoria es igual y requiere la misma cantidad de tiempo, sin importar la ubicación física de las celdas en la memoria: de ahí el A B C D E F Y 0 X 0 X 1 1 1 0 X 1 1 0 X 0 0 X 1 0 0 X 0 1 0 0 X 0 X 0 1 1 0 X 0 X 1 A B C D E F Y 0 X 0 X 1 1 1 0 X 1 1 0 X 1 0 X 1 0 0 X 0 1 0 0 X 0 X 0 1 1 0 X 0 X 1
