Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


Cronogramas de Activación de Señales en Unidad de Control de Computadores - Prof. Cifredo , Ejercicios de Informática

Este documento contiene ejercicios relacionados con la generación de cronogramas de activación de señales en una unidad de control de computadores. Los ejercicios abarcan diferentes operaciones, como transferir información entre registros y memoria, realizar funciones lógicas y manipular direcciones de memoria. Además, se requiere el dibujo de esquemas de buses de datos y su correspondiente cronograma.

Tipo: Ejercicios

Antes del 2010

Subido el 30/08/2008

josellle
josellle 🇪🇸

4.4

(60)

148 documentos

1 / 3

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
Estructura y Tecnología de Computadores
Tema 6. Unidad de Control 1
PROBLEMAS
1. Dibujar el cronograma de activación de las señales que controlan los registros del esquema de la
figura siguiente para los siguientes casos:
a. El contenido del registro 1 pase al registro 2
b. El contenido del registro 3 pase al 1
c. El contenido del registro 2 pase al 1 y al 3
2. Suponiendo que el bus de direcciones del esquema de la figura soporta el valor 023h, dibujar el
cronograma que representa la activación de las señales de control precisas para transferir el
contenido del registro 1 a la dirección de memoria 023h. La operación de escritura requiere dos
ciclos de reloj.
3. Sobre el esquema siguiente se desea efectuar varias operaciones de procesamiento consistente en:
a. Realizar la función OR sobre los contenidos de los registros B y D, dejando el resultados
en B. Dibujar el cronograma de la activación de las señales de control.
b. Realizar la función OR sobre los contenidos de los registros B y C, dejando el resultados
en A. Dibujar el cronograma de la activación de las señales de control.
pf3

Vista previa parcial del texto

¡Descarga Cronogramas de Activación de Señales en Unidad de Control de Computadores - Prof. Cifredo y más Ejercicios en PDF de Informática solo en Docsity!

PROBLEMAS

  1. Dibujar el cronograma de activación de las señales que controlan los registros del esquema de la figura siguiente para los siguientes casos: a. El contenido del registro 1 pase al registro 2 b. El contenido del registro 3 pase al 1 c. El contenido del registro 2 pase al 1 y al 3
  2. Suponiendo que el bus de direcciones del esquema de la figura soporta el valor 023h, dibujar el cronograma que representa la activación de las señales de control precisas para transferir el contenido del registro 1 a la dirección de memoria 023h. La operación de escritura requiere dos ciclos de reloj.
  3. Sobre el esquema siguiente se desea efectuar varias operaciones de procesamiento consistente en: a. Realizar la función OR sobre los contenidos de los registros B y D, dejando el resultados en B. Dibujar el cronograma de la activación de las señales de control. b. Realizar la función OR sobre los contenidos de los registros B y C, dejando el resultados en A. Dibujar el cronograma de la activación de las señales de control.
  1. Dibujar el esquema de un bus de datos de 8 bits, que entrega y recibe información a dos registros del mismo tamaño y una memoria de ocho posiciones de 8 bits cada una. Indicar las señales de control que gobiernan estos números.
  2. Confeccionar un cronograma para el esquema del ejercicio anterior, en el que el contenido del registro 1 se deposita en la dirección 3 10 de la memoria. Este ciclo de transferencia dura dos ciclos de reloj.
  3. Confeccionar un cronograma para almacenar en el registro 2 el contenido de la posición 5 10 de la memoria, de acuerdo con el esquema de la figura del ejercicio 4. El ciclo de transferencia dura dos ciclos de reloj.
  4. Dibujar el esquema de un bus de datos de 16 bits, que entrega y recibe información a un banco de 4 registros de 16 bits cada uno y a una memoria de 16 posiciones de 16 bits cada una.
  5. Confeccionar un cronograma para el esquema del ejercicio anterior, en el que el contenido del registro 2 se deposita en la dirección F 16 de la memoria. Este ciclo de transferencia dura dos ciclos de reloj.
  6. Confeccionar un cronograma para el esquema del ejercicio anterior, en el que el contenido de la dirección de memoria 6 16 se deposita en el registro 3. Este ciclo de transferencia dura dos ciclos de reloj.
  7. Dibujar el esquema de un bus de datos de 8 bits, que entrega información a dos registros del mismo tamaño y una memoria de cuatro posiciones de 8 bits cada una. Indicar las señales de control que gobiernan estos números.
  8. Confeccionar un cronograma para el esquema del ejercicio anterior, en el que el contenido de la dirección de memoria 3 16 se deposita en el registro. Este ciclo de transferencia dura un ciclo de reloj.
  9. De acuerdo con el esquema de la MS se desea leer el contenido de la posición de memoria 7 10 para depositarlo en el Registro de Instrucciones (RI). a. Antes de realizar esta transferencia, ¿cuál debe ser el contenido del PC? b. Si el código de la instrucción que contiene la posición 7 10 de la Memoria pertenece a una operación ADD, ¿cuál será el contenido del PC después de ejecutar dicha instrucción? c. Valor que deben adoptar las líneas de control MPX1-MPX0. d. Además de MPX1-MPX0, ¿qué otras señales de control deberá activar la Unidad de Control para conseguir esta transferencia de información?
  10. Interpretar qué microinstrucción realiza la MS para cada una de las tres activaciones de señales de la unidad de control que indica la tabla: MPX1 = 1 MPX0 = 0 ALU 1 = X ALU0 = X W/R = 0 PC + 1 = M→ RI = 0 M→A = 0 M →B = 1 Z → FZ = 0

MPX1 = 0

MPX0 = 0

ALU 1 = X

ALU0 = X

W/R = 0

PC + 1 =

M→ RI = 1

M→A = 0

M→B = 0

Z → FZ = 0

MPX1 = 1

MPX0 = 1

ALU 1 = 0

ALU0 = 0

W/R = 1

PC + 1 =

M→ RI = 0

M→A = 0

M →B = 0

Z → FZ = 0

  1. Indicar el valor lógico que genera la Unidad de Control de la MS por sus 10 señales de salida cuando se desea implementar la microinstrucción correspondiente a sumar el contenido de los registros A y B depositando el resultado en la posición de Memoria direccionada por el operando destino (D) del código máquina de la instrucción. Además, debe cargarse el flip-flop del señalizador de cero.
  2. Indicar el valor lógico que genera la Unidad de Control de la MS por sus 10 señales de salida cuando se desea implementar la microinstrucción correspondiente a comparar el contenido de los registros A y B, debe cargarse el flip-flop del señalizador de cero.
  3. Indicar el valor lógico que genera la Unidad de Control de la MS por sus 10 señales de salida cuando se desea implementar la microinstrucción correspondiente a cargar el contenido de la dirección de memoria contenida en el campo fuente (F) de la instrucción, en el registro A.
  4. Confeccionar el microprograma correspondiente a la instrucción MOV de la MS. Tabla y cronograma usando plantilla
  5. Confeccionar el microprograma correspondiente a la instrucción BEQ de la MS. Tabla y cronograma usando plantilla
  6. Confeccionar el microprograma correspondiente a la instrucción CMP de la MS. Tabla y cronograma usando plantilla
  7. Confeccionar el grafo de estados simplificado correspondiente a la instrucción CMP de la MS. Comentar qué sucede en cada estado