Estructura y Tecnología de Computadores
Tema 5. Camino de datos 1
PROBLEMAS
1. Dado los bits a y b deducir es esquema de cálculo para obtener la suma y el acarreo
2. La paridad par consiste en añadir un bit al dato de forma que el número de bits 1 sea par. Diseñar el
esquema de cálculo que genera el bit de paridad par para un dato de 3 bits.
3. Determinada ALU dispone de un registro de estado con los señalizadores, Z y P en las posiciones 7,
5 y 2 respectivamente. Si dicha ALU realiza la siguiente suma, indicar el valor del registro de estado:
10110011
10001001+
4. Teniendo en cuenta el formato del registro de estado del ejercicio anterior, si su contenido es el de la
siguiente figura, indicar cuál es el operando, si la ALU ha realizado una operación de multiplicar por
2.
1X1XX0XX
7 6 5 4 3 2 1 0
5. La longitud de palabra del 8085 es de 8 bits y dispone de un bus de direcciones de 16 bits. Diseña un
a banco de registros que contenga:
Seis registros generales B, C, D, E, H y L que puedan ser utilizados en en parejas como BC, DE
y HL
Contador de programa PC
Puntero de pila (SP)
6. Si se supone que el registro de instrucciones de la MS contiene el código correspondiente a la
instrucción MOV 20,24 y que las direcciones de memoria 20H y 24H contienen los valores 0002h y
0004h respectivamente, indicar con colores sobre la plantilla, los pasos necesarios y el valor que
toman las señales de control implicadas en ellos para llevar a cabo dicha instrucción. (Usar una
plantilla por cada conjunto de pasos que puedan darse a la vez).
7. Si se supone que el registro de instrucciones de la MS contiene el código correspondiente a la
instrucción CMP 26,28 y que las direcciones de memoria 26H y 28H contienen, respectivamente, los
valores 0001h y 0003h. Indicar gráficamente los pasos realizados por la ALU para llevar a cabo
dicha instrucción. (Usar las plantillas de la MS)
8. Suponer que el registro de instrucciones de la M+ contiene el código de la instrucción SFA. Indicar
gráficamente los pasos realizados por el camino de datos de la M+ para llevar a cabo dicha
instrucción. (Usar la plantilla de la M+)
9. Suponer que el registro de instrucciones de la M+ contiene el código de la instrucción ORA B.
Indicar gráficamente los pasos realizados por el camino de datos de la M+ para llevar a cabo dicha
instrucción si Ac= 10001101 y B=00101100.
10. Dibuje el cronograma que tendrá lugar para la realización de la operación R1=R0+R1 en un
arquitectura de camino de datos de un bus bidireccional y dos registros independientes R0 y R1.
Dibujar la arquitectura del camino de datos. ¿Cuántos ciclos de reloj son necesarios para completar
la operación?
11. Repetir el ejercicio anterior para el caso de disponer de un banco de cuatro registros en lugar de dos
registros independientes. Dibujar la arquitectura del camino de datos. ¿Cuántos ciclos de reloj son
necesarios para completar la operación?
12. Dibuje el cronograma que tendrá lugar para la realización de la operación R1=R0+R1 en un
arquitectura de camino de datos de dos buses unidireccionales y dos registros independientes R0 y
R1. Dibujar la arquitectura del camino de datos. ¿Cuántos ciclos de reloj son necesarios para
completar la operación?
13. Repetir el ejercicio anterior para el caso de disponer de un banco de cuatro registros en lugar de dos
registros independientes y de dos buses bidireccionales. Dibujar la arquitectura del camino de datos.
¿Cuántos ciclos de reloj son necesarios para completar la operación?
14. Dibuje el cronograma que tendrá lugar para la realización de la operación R1=R0+R1 en un
arquitectura de camino de datos de tres buses unidireccionales y dos registros independientes R0 y
R1. Dibujar la arquitectura del camino de datos. ¿Cuántos ciclos de reloj son necesarios para
completar la operación?
15. Repetir el ejercicio anterior para el caso de disponer de un banco de cuatro registros en lugar de dos
registros independientes y de tres buses bidireccionales. Dibujar la arquitectura del camino de datos.
¿Cuántos ciclos de reloj son necesarios para completar la operación?
16. Indique cuál de las seis arquitecturas anteriores es la más óptima para efectuar l a operación.
