Escola d’Enginyeria ESTRUCTURA DE COMPUTADORS
Enginyeria Informàtica PROBLEMES
MEMÒRIA
ESTRUCTURA DE COMPUTADORS
SOLUCIONS PROBLEMES OPCIONALS
Memòria
Curs 2017-18
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Orientación Universidad
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Busca documentos
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Busca tu universidad
Encuentra los documentos específicos para los exámenes de tu universidad
Video Cursos
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Quiz
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pregúntale a la comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
¡Nuestros e-books salva-estudiantes!
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Problemes mèmories solucions, Ejercicios de Arquitectura de ordenadores
Asignatura: Estructura de computadors I, Profesor: , Carrera: Enginyeria Informàtica, Universidad: UAB
Tipo: Ejercicios
2017/2018
1 / 26
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Documentos relacionados
Vista previa parcial del texto
¡Descarga Problemes mèmories solucions y más Ejercicios en PDF de Arquitectura de ordenadores solo en Docsity!
Enginyeria Informàtica PROBLEMES
MEMÒRIA
ESTRUCTURA DE COMPUTADORS
SOLUCIONS PROBLEMES OPCIONALS
Memòria
Curs 2017 - 18
Enginyeria Informàtica PROBLEMES
MEMÒRIA
Problemes Opcionals Data límit de lliurament: Dimarts 14 de Novembre de 2017 PROBLEMA 5. Disposem d’un sistema basat en un microprocessador amb capacitat per adreçar 1 Mbyte. Volem a posar a aquest sistema una memòria formada per 512 Kbyte de RAM estàtica. Per a fer això disposem de xips de memòria RAM estàtica de 32Kx8 bits, que disposen d’una línea Chip Select (CS) de selecció del circuit. La memòria ha de col·locar-se a partir de l’adreça 80000h. Apartat a El sistema de memòria s’implementa sense interleaving i amb accés únicament a dades de 1 Byte a.1) Mostrar el diagrama de cada xip de memòria de 32Kx8 bits, indicant els pins. a.2) Quants xips són necessaris per a fer el sistema de memòria? 512K/32K = 16 a.3) Mostrar l’esquema de connexió de la CPU amb els xips de memòria. 32Kx
A14-A D7-D 0 CS R/W
Enginyeria Informàtica PROBLEMES
MEMÒRIA
a.4) Mostrar la funció lògica del senyal CS de cadascun dels xips. CS0= A19 A18* A17* A16* A15* CS1= A19 A18* A17* A16* A CS2= A19 A18* A17* A16 A15* CS3= A19 A18* A17* A16 A CS4= A19 A18* A17 A16* A15* CS5= A19 A18* A17 A16* A CS6= A19 A18* A17 A16 A15* CS7= A19 A18* A17 A16 A CS8= A19 A18 A17* A16* A15* CS9= A19 A18 A17* A16* A CS10= A19 A18 A17* A16 A15* CS11= A19 A18 A17* A16 A CS12= A19 A18 A17 A16* A15* CS13= A19 A18 A17 A16* A CS14= A19 A18 A17 A16 A15* CS15= A19 A18 A17 A16 A a.5) Quines línies d’adreça identifiquen cada xip de memòria? (A19) A18-A a.6) Quines línies identifiquen un byte dins d’un xip? A14-A a.7) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada xip i la darrera. 80000h 80001h 80002h 80003h 87FFFh 88000h 88001h 88002h 88003h 8FFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
90000h 90001h 90002h 90003h 97FFFh 98000h 98001h 98002h 98003h 9FFFFh A0000h A0001h A0002h A0003h A7FFFh A8000h A8001h A8002h A8003h AFFFFh B0000h B0001h B0002h B0003h B7FFFh B8000h B8001h B8002h B8003h BFFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
F0000h F0001h F0002h F0003h F7FFFh F8000h F8001h F8002h F8003h FFFFFh Apartat b El sistema de memòria s’implementa amb interleaving de dues vies i amb accés únicament a dades de 1 Byte b.1) Mostrar l’esquema de connexió de la CPU amb els xips de memòria.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A15-A A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A19-A D7-D R/W A18-A16, A A D E C … 16 ….
Enginyeria Informàtica PROBLEMES
MEMÒRIA
90000h 90002h 90004h 90006h 9FFFEh 90001h 90003h 90005h 90007h 9FFFFh A0000h A0002h A0004h A0006h AFFFEh A0001h A0003h A0005h A0007h AFFFFh B0000h B0002h B0004h B0006h BFFFEh B0001h B0003h B0005h B0007h BFFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
C0000h C0002h C0004h C0006h CFFFEh C0001h C0003h C0005h C0007h CFFFFh D0000h D0002h D0004h D0006h DFFFEh D0001h D0003h D0005h D0007h DFFFFh E0000h E0002h E0004h E0006h EFFFEh E0001h E0003h E0005h E0007h EFFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A15-A A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A19-A D15-D R/W A18-A A D E C A T
Enginyeria Informàtica PROBLEMES
MEMÒRIA
c.2) Mostrar la funció lògica del senyal CS de cadascun dels xips. CS0= A19 A18* A17* A16* (T+TA0) CS1= A19 A18* A17* A16* (T+TA0) CS2= A19 A18 A17* A16 (T+TA0) CS3= A19 A18* A17* A16 (T+TA0) CS4= A19 A18 A17 A16* (T+TA0) CS5= A19 A18* A17 A16* (T+TA0) CS6= A19 A18 A17 A16 (T+TA0) CS7= A19 A18* A17 A16 (T+TA0) CS8= A19 A18 A17 A16* (T+TA0) CS9= A19 A18 A17* A16* (T+TA0) CS10= A19 A18 A17 A16 (T+TA0) CS11= A19 A18 A17* A16 (T+TA0) CS12= A19 A18 A17 A16 (T+TA0) CS13= A19 A18 A17 A16* (T+TA0) CS14= A19 A18 A17 A16 (T+TA0) CS15= A19 A18 A17 A16 (T+TA0) c.3) Quines línies d’adreça identifiquen cada “banc” de memòria? (A19) A18-A c.4) Quines línies identifiquen un xip dins d’un “banc” de memòria? A c.5) Quines línies identifiquen un byte dins d’un xip? A15-A c.6) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada “banc” i la darrera. 80000h 80001h 80002h 80003h 80004h 80005h 80006h 80007h 8FFFEh 8FFFFh 9 0000h 9 0001h 9 0002h 9 0003h
Enginyeria Informàtica PROBLEMES
MEMÒRIA
F0002h F0003h F0004h F0005h F0006h F0007h FFFFEh FFFFFh Apartat d El sistema de memòria s’implementa amb accés a dades de 1, 2 o 4 Bytes (accés a byte, word o doble word) sense interleaving. d.1) Mostrar l’esquema de connexió de la CPU amb els xips de memòria.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A16-A A14-A D7-D CS R/W A14-A D7-D CS R/W A19-A D32-D R/W A18-A A D E C A1- A T1-T
A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A000Ch A000Dh A000Eh A000Fh BFFFCh BFFFDh BFFFEh BFFFFh C0000h C0001h C0002h C0003h C0004h C0005h C0006h C0007h C0008h C0009h C000Ah C000Bh C000Ch C000Dh C000Eh C000Fh DFFFCh DFFFDh DFFFEh DFFFFh E0000h E0001h E0002h E0003h E0004h E0005h E0006h E0007h E0008h E0009h E000Ah E000Bh E000Ch E000Dh E000Eh E000Fh FFFFCh FFFFDh FFFFEh FFFFFh Apartat e El sistema de memòria s’implementa amb accés a dades de 1, 2 o 4 Bytes (accés a byte, word o doble word) i interleaving de quatre vies a nivell de doble word. e.1) Mostrar l’esquema de connexió de la CPU amb els xips de memòria.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A18-A A14-A D7-D CS R/W A14-A D7-D CS R/W A19-A D32-D R/W A3-A A D E C A1- A T1-T
A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W A14-A D7-D CS R/W