¡Descarga Ejercicios de Fundamentos de Computadoras en Informática, Multimedia y Telecomunicaciones y más Apuntes en PDF de Ingeniería de Telecomunicaciones solo en Docsity!
Estudis d’Informàtica, Multimèdia i Telecomunicacions
Fonaments de Computadors
PAC3 – Tercera prova d'avaluació continuada
- Per a dubtes i aclariments sobre l’enunciat, adreceu-vos al consultor responsable de la vostra aula.
- Cal lliurar la solució en un fitxer PDF fent servir una de les plantilles lliurades conjuntament amb aquest enunciat. “Pugeu” el fitxer en el punt adequat de l’espai de Lliurament i registre d'AC de l’apartat d’Avaluació.
- La data límit de lliurament és el 30 de novembre (a les 24 hores).
- Raoneu la resposta en tots els exercicis. Les respostes sense justificació no rebran puntuació.
Solució
Exercici 1 [50%]
El circuit seqüencial següent governa el funcionament d’un llum amb la seva sortida y , segons un senyal de control x que té com a entrada. Si y és 0 el llum s’apaga i si és 1, s’encén.
Q
Q'
D clk (^1) load
Q
Q'
D clk 1 load
q 1
x
A B C (^) in S
C (^) out
q 0
y
0
Q
Q'
D clk (^1) load
Q
Q'
D clk 1 load
q 1
x
A B C (^) in S
C (^) out
q 0
y
0
a) [10%] Escriviu la taula de sortides del circuit.
La sortida y només depèn dels valors de sortida dels biestables q 1 i q 0. De fet, és el càlcul de la seva suma aritmètica, y = SUMA( q 1 , q 0 ) = q 1 ⊕ q 0.
Així doncs, la taula de veritat de la sortida és la següent:
q 1 q 0 y 0 0 0 0 1 1 1 0 1 1 1 0
b) [10%] Els biestables q 1 i q 0 són els responsables d’emmagatzemar l’estat del circuit seqüencial que s’ha donat. Deduïu la taula de veritat de les funcions de transició corresponents.
El circuit té una única entrada, que és x. Les funcions de transició són les que calculen el següent valor de q 1 i q 0 , que se solen anomenar q 1 +^ i q 0 +.
Tot i que la taula es pot omplir directament a partir del circuit, és convenient calcular les expressions lògiques per a q 1 +^ i q 0 +.
Per a q 0 +^ es pot observar que el biestable carrega sempre el valor de l’entrada x. Per tant, q 0 += x.
En el cas de q 1 +, l’expressió es pot construir a partir del circuit, substituint les portes lògiques pels operadors corresponents i prenent com a operands les expressions calculades per a les seves entrades. Així:
q 1 += ( q 0 ’ + x )· q 1 + ( q 1 ⊕ q 0 )· x’
Amb això fet, la construcció de la taula de veritat corresponent és més directa:
q 1 q 0 x q 1 +^ q 0 + 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1
c) [10%] Obteniu-ne el graf de transició d’estats corresponent.
Per dibuixar el graf només cal donar, prèviament, un nom als estats. En aquest cas, s’opta per identificar-los amb una “S” i un número d’ordre que equival al nombre binari que el codifica. Per exemple, “S1” és l’estat codificat amb un 01.
El graf es dibuixa, doncs, a partir de la taula de veritat de les funcions de transició. La sortida que s’associa a cada estat ve donada per la taula de veritat corresponent, ja calculada en el primer apartat d’aquest exercici.
Exercici 2 [50%]
Cal dissenyar un controlador d’una alarma de falta de líquid en un dipòsit. El controlador pren, com a entrades, el valor llindar del nivell per sota del qual s’ha d’activar l’alarma ( M ) i un senyal d’entrada d’un únic bit pel que rep, cada cert temps, seqüències de bits que indiquen els canvis en el nivell del dipòsit ( s ). L’alarma s’ha de mantenir activa ( a =1) mentre el nivell detectat estigui per sota del llindar o no se li faci reset al controlador.
L’esquema del sistema és el següent:
Ctrl. d’alarma de nivell mínim
a s
clk reset
MSB
dipòsit
sensor Temps
clk
s
Significat: (^) START DATA3 DATA2 DATA1 DATA0 STOP3 STOP
LSB
M (^4) llindar mínim
El valor de M = ( m 3 , m 2 , m 1 , m 0 ) es pot considerar constant. El senyal d’entrada s normalment és a zero. Quan el sensor de nivell detecta un canvi significatiu, envia el nou valor començant per un 1 i llavors, els quatre bits que indiquen el percentatge d’ompliment del dipòsit, des del més significatiu al menys significatiu. Abans d’enviar un nou valor passen, com a mínim, 4 cicles de rellotge.
El circuit controlador es divideix en dues parts: una encarregada d’emmagatzemar tant els nombres que envia el sensor com el valor de la sortida després de fer la comparació amb M i una altra que la controli. L’esquema del circuit corresponent a la primera part és el següent:
CMP
A B
A > B A = B A < B
4
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load
0
reset
Control shift s load
s
2
3
4
M
s a 1 s 2 s 3
CMP
A B
A > B A = B A < B
CMP
A B
A > B A = B A < B
4
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load 0
reset
Q
Q'
D clk S
R
load
0
reset
Q
Q'
D clk S
R
load
0
reset
Control shift s load
s
2
2
3
3
4
4
M
s a 1 s 2 s 3
Queda, doncs, construir el circuit de control corresponent (el bloc “Control” de l’esquema anterior), que té una entrada s i dues sortides: shift i load.
a) [20%] Expliqueu què fa el circuit anterior quan el senyal shift del control és 1. I què fa, quan el senyal load del control és 1?
Quan shift és 1, els biestables de l’esquerra fan la càrrega del que tinguin a l’entrada cada cop que hi hagi un flanc actiu del senyal de rellotge. Per tant, el de més a la dreta ( s 3 ) carregarà el contingut del que té just a l’esquerra ( s 2 ) i així fins al que hi ha més a l’esquerra ( s 1 ), que carregarà el valor de s. Per tant, es produeix un desplaçament a la dreta del contingut dels biestables. Ara bé, des de la perspectiva del registre que formen per emmagatzemar el nombre ( s 3 , s 2 , s 1 ), el desplaçament és a l’esquerra, ja que el nombre següent després d’un shift seria ( s 2 , s 1 , s ).
Quan load és 1, el biestable que dóna la sortida del circuit carrega el valor de la comparació entre el nombre ( s 3 , s 2 , s 1 , s ) i M , de manera que si el primer és més petit que el segon, a =1.
b) [15%] Dibuixeu i expliqueu el graf de transicions d’estats que es comporti d’acord amb el que ha de fer el circuit seqüencial del bloc Control.
El graf de transicions d’estats pot ser com el següent:
S / 0 0 0
0, 1
D / 1 0
1
D / 1 0
estat 0, 1 / shift, load
s
0, 1
D / 1 0
L / 0 1
S 0, 1 / 0 0 0
0, 1
D / 1 0
1
D / 1 0
estat 0, 1 / shift, load
s
0, 1
D / 1 0
L / 0 1
0, 1
A l’estat S s’espera l’arribada d’un 1 que marqui el principi d’un enviament de dades. Quan arriba, es passa a l’estat D 1 que ha de fer que shift =1 per emmagatzemar el bit més significatiu del nombre que està arribant. De forma similar, als estats D2 i D3 es fa un shift =1 per anar carregant els bits que arriben a cada flanc ascendent de rellotge.
Finalment, a L ja es té tot el nombre ( s 3 , s 2 , s 1 , s ) i el resultat del comparador s’ha de guardar al biestable de la sortida. Per tant, load =1. L’estat següent pot ser S , ja que s’assegura que, després de la recepció d’un nombre de 4 bits, passen, com a mínim, 4 cicles de rellotge abans no s’envia un nou nombre. Això vol dir que el controlador rebrà, com a mínim, quatre 0 abans d’un nou 1.
(A l’arc de sortida de L s’hi posa també un 1 de cara a la completesa del graf, a pesar de que, segons l’especificació, no es donarà mai aquest cas.)
