CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE SANTA CATARINA
GERÊNCIA EDUCACIONAL DE ELETRÔNICA
CURSO SUPERIOR DE TECNOLOGIA EM SISTEMAS DIGITAIS
LÓGICA SEQÜENCIAL
Prof. Joel Lacerda
Prof. Wilson B. Zapelini
FLORIANÓPOLIS
2006
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Guias e Dicas
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Encontrar documentos
Prepare-se para as provas com trabalhos de outros alunos como você, aqui na Docsity
Encontra documentos específicos para os exames da tua universidade
Encontra documentos específicos para os exames da tua universidade
Videoaulas
Prepare-se com as videoaulas e exercícios resolvidos criados a partir da grade da sua Universidade
Quiz
Responda perguntas de provas passadas e avalie sua preparação.
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Apostila de Eletronica digital, Notas de estudo de Mecatrônica
1 A NECESSIDADE DA MEMÓRIA OU ESTADO SEQÜENCIAL .................. 02 1.1 Conceito de memória ............................................................................... 02 1.2 Impacto da memória seqüencial no desempenho de sistemas automatizados ......................................................................................... 04 1.3 Obtenção do efeito memória (buffer realimentado) .................................. 04 2 A DEFINIÇÃO DE FLIP-FLOPS ...............................
Tipologia: Notas de estudo
Antes de 2010
1 / 93
Esta página não é visível na pré-visualização
Não perca as partes importantes!
Documentos relacionados
Pré-visualização parcial do texto
Baixe Apostila de Eletronica digital e outras Notas de estudo em PDF para Mecatrônica, somente na Docsity!
CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE SANTA CATARINA GERÊNCIA EDUCACIONAL DE ELETRÔNICA CURSO SUPERIOR DE TECNOLOGIA EM SISTEMAS DIGITAIS
LÓGICA SEQÜENCIAL
Prof. Joel Lacerda
Prof. Wilson B. Zapelini
FLORIANÓPOLIS
SUMÁRIO Página
- 1 A NECESSIDADE DA MEMÓRIA OU ESTADO SEQÜENCIAL
- 1.1 Conceito de memória - automatizados 1.2 Impacto da memória seqüencial no desempenho de sistemas
- 1.3 Obtenção do efeito memória ( buffer realimentado)
- 2 A DEFINIÇÃO DE FLIP-FLOPS
- 2.1 Flip-flop SR básico
- 2.2 Diagrama de tempo
- 3 APERFEIÇOAMENTO DO FLIP-FLOP - 3.1 Necessidade de sincronismo
- 3.2 Lógica (terminais e estados)
- 3.3 Flip-flop SR comandado por pulso de clock
- 3.4 Flip-flop JK (eliminação do estado proibido)
- 3.5 Flip-flop JK Mestre-Escravo (eliminação da oscilação) - preset e clear 3.6 Flip-flop JK Mestre-Escravo com terminais de programa – entradas
- 3.7 Flip-flop T ( Toggle )
- 3.8 Flip-flop D ( Data ) - Experiência
- 4 REGISTRADORES DE DESLOCAMENTO
- 4.1 Conceito
- 4.2 Características
- 4.3 Aplicações
- 4.4 Classificação
- 4.5 Configurações
- 4.6 Registrador de deslocamento usado como divisor por
- 4.7 Registrador de deslocamento usado como multiplicador por
- Experiência
- 5 CONTADORES
- 5.1 Contadores assíncronos
- 5.2 Contadores síncronos
- 5.3 Contadores para circuitos temporizados
- 5.4 Contadores integrados
- Experiência
- Experiência
- Experiência
- 6 MEMÓRIAS SEMICONDUTORAS
- 6.1 Introdução
- 6.2 Estrutura e organização da memória
- 6.3 Princípios de operação
- 6.4 Estruturas de endereçamento
- 6.5 Classificação das memórias
- 6.6 Tipos de memórias
- Experiência
- 6.1 Introdução
- 7 MÁQUINAS DE ESTADOS
- 7.1 Modelo geral
- 7.2 Análise de máquinas de estados
- 7.3 Síntese de máquinas de estados
- REFERÊNCIAS BIBLIOGRÁFICAS
A V
B
Pretende-se que a válvula V seja aberta quando o sensor B estiver descoberto e só volte a ser fechada quando o sensor A estiver coberto. Se tentarmos resolver o problema usando lógica combinacional, obtém-se a tabela da verdade. Usando a convenção para: - Sensores A e B: 0 – descoberto; 1 – coberto
- Válvula V : 0 – fechada; 1 – aberta
A B V 0 0 1 0 1? (0 quando esvazia e 1 quando enche) 1 0 X (impossível) 1 1 0
Portanto, alguma variável precisa informar à lógica se no momento a caixa está em processo de enchimento ou esvaziamento, “lembrando” qual foi o último estado alcançado, isto é, cheio (V=0) ou vazio (V=1). O novo diagrama é mostrado abaixo.
A V
B M
Uma nova tabela da verdade, incorporando a variável de memorização é mostrada abaixo.
M A B V 0 0 0 1 (liga válvula, caixa acabou de esvaziar) 0 0 1 0 (caixa esvaziando) 0 1 0 X (impossível) 0 1 1 0 (válvula foi recentemente desligada) 1 0 0 1 (válvula foi recentemente ligada) 1 0 1 1 (caixa enchendo) 1 1 0 X (impossível) 1 1 1 0 (desliga válvula, caixa acabou de encher)
Ao conjunto do bloco combinacional mais o dispositivo de memória chamamos lógica seqüencial. Nesta lógica, os estados presentes das saídas não dependem apenas dos estados das entradas, mas também dos estados anteriores do próprio sistema. Para a solução do problema da caixa d’água usamos um dispositivo de memória capaz de armazenar um bit, que é a definição funcional de flip-flop.
LÓGICA
COMBINACIONAL
LÓGICA
COMBINACIONAL
MEMÓRIA
1.2 IMPACTO DA MEMÓRIA SEQÜENCIAL NO DESEMPENHO DE SISTEMAS
AUTOMATIZADOS
Os sistemas digitais dividem-se em duas classes: sistemas combinacionais e sistemas seqüenciais.
Nos sistemas combinacionais , uma saída no tempo t depende somente da entrada no tempo t. Neste caso, o sistema não tem memória porque a saída não depende de entradas prévias. Portanto, a saída é dependente, única e exclusivamente, das variáveis de entrada.
Exemplo : um cadeado de códigos (usado para prender bicicletas) – o cadeado será aberto num dado tempo t quando o código do cadeado é colocado nas entradas em t, sem considerar a história nas entradas. Se for o código 234, por exemplo, o cadeado será aberto quando esta combinação for colocada nas entradas, independentemente da ordem de colocação dos dígitos do código.
Nos sistemas seqüenciais , uma saída no tempo t depende da entrada no tempo t e, possivelmente, também depende da entrada no tempo anterior a t. A saída é dependente das variáveis de entrada e/ou de seus estados anteriores armazenados.
Exemplo : um sistema de discagem telefônica – o número de um assinante a ser discado será efetuado num dado instante t, se forem satisfeitas as seguintes condições: a) os dígitos discados antes do instante t devem seguir a seqüência daquela do número do assinante; b) o dígito discado no instante t, isto é, o último a ser discado, corresponde ao último dígito do número do assinante; c) todos os dígitos devem estar memorizados e disponibilizados na mesma seqüência da discagem no instante t.
1.3 OBTENÇÃO DO EFEITO MEMÓRIA (BUFFER REALIMENTADO)
Construtivamente, um flip-flop pode ser descrito como um inversor realimentado por um outro inversor, como mostra o desenho abaixo.
D^ Q
Observando o diagrama, percebemos que uma vez imposto um estado lógico à entrada D, o estado da saída Q se manterá indefinidamente. Como podemos mudar do estado de
Q sem provocar uma contradição com o estado de Q? A solução é adicionar terminais de
entrada, substituindo os inversores por portas lógicas Não-E.
R
S
Q
Q Q
Q (^) R
S
2 A DEFINIÇÃO DE FLIP-FLOPS
O flip-flop é um elemento de circuito que pode apresentar em seu funcionamento apenas dois estados estáveis. Com a aplicação de um sinal de entrada pode-se efetuar a mudança de um estado para outro e de se conhecer o respectivo estado em que se encontra. Assim, este circuito é considerado como uma célula básica de memória da lógica seqüencial capaz de armazenar um bit.
2.1 FLIP-FLOP SR BÁSICO
Possui duas entradas, definidas como Set e Reset e duas saídas Q e Q. Estas saídas
somente podem permanecer com valores lógicos complementares.
S R Q A Q F S R Q F
0 0 0 0 - estável QA 0 0 Q (^) A 0 0 1 1 - estável 0 1 0 0 1 0 0 - estável 0 1 0 1 0 1 1 0 - instável 1 1 não perm. 1 0 0 1 - instável 1 1 0 1 1 - estável 1 1 0 1 - instável (não permitido) 1 1 1 1 - instável (não permitido)
2.2 DIAGRAMA DE TEMPO
Os gráficos ou diagramas de nível lógico x tempo fornecem uma representação visual do desenvolvimento de sinais no tempo, bem como uma demonstração gráfica de comparação entre sinais em vários pontos de um circuito lógico. Assim, são muito usados em sistemas seqüenciais.
Exemplo de diagrama de tempo de um flip-flop SR
S
R
Q
Q
CONVENÇÕES E SIMBOLOGIAS
O latch responde em nível (0 ou 1) e o flip-flop responde em transição (subida ou descida).
Se o circuito de controle detecta: - transição ⇒ Clock (Ck)
- nível ⇒ Enable (En)
Exemplo de diagrama de tempo de um flip-flop SR ativado em nível lógico 1
1 2 3 4 5 6 7
Ck
S
R
Q
Q
3.4 FLIP-FLOP JK (ELIMINAÇÃO DO ESTADO PROIBIDO)
Objetivo: evitar a saída Q com situação não permitida.
J K Q A QA S R Q F J K Q F
0 0 0 1 0 0 0 QA 0 0 Q A
0 1 1 0 0 1 0 1 1 QA
1 1 0 1 1 0 1 QA
1 0 sub desc
Circuito análogo do Flip-flop JK (com portas lógicas Não-E)
Característica inconveniente no funcionamento do circuito ⇒ Para J e K = 1, ocorrem constantes oscilações (mudanças de estado) na saída Q, em função das duplas realimentações. Possíveis soluções ⇒ forçar o clock para zero num tempo conveniente após a aplicação dos níveis lógicos nas entradas J e K (deve levar em conta o atraso na propagação de cada porta lógica); ⇒ inserir blocos (portas lógicas) de atraso em série com as linhas de realimentação e comutar a entrada clock da mesma forma.
3.5 FLIP-FLOP JK MESTRE-ESCRAVO (ELIMINAÇÃO DA OSCILAÇÃO)
O flip-flop JK, quando ativado, funciona como um circuito combinacional, isto é, ocorre a passagem das entradas J e K e da realimentação, provocando alterações sucessivas na saída Q. Objetivo: evitar as constantes oscilações na saída Q quando as entradas J e K = 1.
Seqüência de funcionamento
⇒ Para clock = 1: ocorre a passagem dos níveis lógicos J e K do Mestre;
não passagem de Q 1 e Q 1 , porque o clock do escravo é zero.
⇒ Para clock = 0: Q 1 e Q 1 estavam bloqueadas com o último estado assumido;
passagem das entradas S e R (escravo), mudando as saídas Q e Q.
J K T Q F T Q F
0 0 0 Q A 0 Q A
0 1 1 QA
1 1 1 QA
3.8 - FLIP-FLOP TIPO D (DATA)
Trata-se de um flip-flop JK com as entradas invertidas, obtidas através de uma porta lógica inversora conectada entre as mesmas.
Pr
D Q
Ck
Q
Clr
J K D Q (^) F D Q (^) F 0 0 0 0 0 1 0 0 1 1 1 0 1 1 1 1
J
K
EXERCÍCIOS
- Analise o flip-flop abaixo, preencha a tabela de transição e especifique o seu tipo.
X Q A Q F X Q F
- Dado o circuito do flip-flop abaixo, determine sua tabela de transição para todas as situações possíveis nas entradas A e B. Após, obtenha a tabela compacta e identifique seu tipo.
A B Q A Q F A B Q F
- Desenhe a forma de onda na saída Q do flip-flop JK abaixo.
J Q
K=
- Desenhe a forma de onda na saída Q do flip-flop tipo T abaixo.
Ck
CLR
PR
T
Q
- Determine a forma de onda da saída Q do flip-flop tipo D, a partir dos sinais apresentados abaixo:
Ck
PR
CLR
D
Q
- Apresente as saídas Q dos flip-flops abaixo, a partir dos sinais de Clock e Entrada.
- A partir das formas de onda de um flip-flop JK apresentadas abaixo, determine a forma de onda na saída Q.
Ck
CLR
PR
J
K
Q
- Dado o circuito do flip-flop abaixo, determine sua tabela de transição para todas as situações possíveis nas entradas X e Y. Após, obtenha a tabela compacta e identifique seu tipo.
E
Ck
Q
Q
Q
Q
EXPERIÊNCIA 1 - FLIP-FLOPS
- Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais. Em seguida, obtenha a tabela de transição e defina como o flip-flop é ativado.
1.1 - Flip-flop SR com clock, usando portas lógicas Não-E (7400);
1.2 - Flip-flop SR com clock, usando portas lógicas Não-Ou (7402);
R
Ck
S
Q
Q
1.3 - Flip-flop JK com Preset e Clear (7476);
1.4 - Flip-flop tipo T (7476);
1.5 - Flip-flop tipo D (7474).
1.6 – Circuitos anti-repique
- Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
- Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados na saída correspondem à análise teórica do circuito (tabela de transição);
- Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares;
- Mantenha sempre limpo e organizado o ambiente de experimentação educativa.