Baixe Apostila Eletronica Digital e outras Notas de estudo em PDF para Eletrônica, somente na Docsity!
Faculdade SATC Engenharia Elétrica
1. Níveis de representação amostral Representações amostrais de grandezas diversas podem ser identificadas e apresentadas, basicamente, de duas formas: representação analógica e digital.
A representação analógica consiste na retenção de um conjunto de valores discretos a partir da gama contínua de valores assumidos pelo sinal analógico. A fig. 1 mostra um exemplo de como se pode proceder à amostragem do sinal analógico.
Fig. 1 – Representação de um sinal analógico
Os valores analógicos devem ser captados em intervalos de tempo e/ou de espaço regulares. Quando se amostra um sinal analógico, a questão principal está em determinar quantas amostras é necessário reter para assegurar que não se perde nenhuma da informação contida na grandeza original.
A representação digital consiste em apresentar valores discretos, descontínuos no tempo e amplitude. Isso significa que um sinal digital só é definido para determinados instantes de tempo, e o conjunto de valores que podem assumir é finito. Na fig. 2 percebemos a discretização dos sinais analógico do gráfico da fig. 1 digitalizado.
Fig. 2 – Representação de um sinal digital
Faculdade SATC Engenharia Elétrica
1.1 - Sistema Eletrônicos Os sistemas podem ser descritos como dispositivo que produz condições de saída segundo condições presentes à entrada, de acordo com uma lei específica.
1.1.1 - Sistemas analógicos e sistemas digitais Nos sistemas analógicos é dado significado a toda e qualquer variação nos sinais. Nos sistemas digitais os sinais apenas podem assumir uma gama de valores discretos (x 1 ,x 2 ...xn). Algumas das vantagens de sistemas digitais podem ser apontadas como:
- a sua habilidade de lidar com sinais elétricos que foram degradados (imunidade a ruídos eletromagnéticos);
- devido a natureza discreta das saídas, uma pequena variação em uma das entradas ainda é interpretada corretamente (capacidade de integração);
- em circuitos analógicos, um pequeno erro na entrada gera um erro na saída;
- velocidade de processamento;
- economia.
A forma mais simples de um sistema digital é a numeração binária (um sinal binário processa abstração digital – permite que tudo se processe utilizando dois únicos níveis, alto e baixo).
1.1.2 - Sistema digital binário Nos sistemas digitais binários os sinais assumem apenas um de dois valores possíveis.
Regra: V 0 f(A) = Vi (5V), se comutador A estiver aberto 0V, se comutador A estiver fechado
V 0 A fechado A aberto
A saída Vo assume apenas um de dois valores possíveis (0V ou 5V).
Na maioria dos sistemas digitais binários, a informação é representada por níveis de tensão ou corrente designados pelos valores binários 0 e 1 (ou valores lógicos 0 e 1). Outras designações são também muito usuais, tais como, HIGH (H), LOW (L), TRUE (T), FALSE (F) em analogia com os sistemas lógicos. A
Faculdade SATC Engenharia Elétrica
2.2 - Representação numérica decimal Uma representação decimal (base 10), utiliza números com variação de 0, 1, 2,..., 9. Portanto cada valor referente as variáveis xm e xn da equação anterior podem sofrer variação de 0 à 9. Desta forma a representação numérica do valor D = 1234,567, corresponde a:
D = 1∗ 103 + 2∗ 102 + 3∗ 101 + 4∗ 100 + 5∗ 10 -1^ + 6∗ 10 -2^ + 7∗ 10 -
D = 1000 + 200 + 30 + 4 + 0,5 + 0,06 + 0,007.
2.3 - Representação numérica binária Como a definição caracteriza, um número binário é representado pelos valores 0 e 1, correspondendo aos estados de ausência e presença de tensão. A base binária identifica a numeração da base como sendo a potência da base 2. Para um número qualquer, o dígito mais à direita é comumente referenciado como dígito menos significativo (LSB - Least-Significative Bit ), ao passo que o dígito mais à esquerda é denominado dígito mais significativo (MSB - M ost- Significative Bit ). Similarmente ao sistema decimal, o ponto no sistema binário é denominado ponto binário. Normalmente, quando se trabalha com sistemas de base não- decimal, indica-se a base subscrevendo-se o valor da base à direita do número. Exemplos:
(^10101) (2) = 1∗ 24 + 0∗ 23 + 1∗ 22 + 0∗ 21 + 1∗ 20 = 16 +0 + 4 + 0 + 1 = 21(10) Bem como:
. (^111) (2) = 1∗ 2 -1^ + 1∗ 2 -2^ + 1∗ 2 -3^ = 0,5 + 0,25 + 0,125 = 0,875(10)
2.4 - Representação numérica octal e hexadecimal No sistema octal, cada dígito representa um valor entre 0 e 7. Já no sistema hexadecimal, cada dígito representa um valor entre 0 e 15. Para representar os valores maiores do que 9 usando apenas um dígito, utilizam-se letras. Assim, o valor 10 é representado por A, o 11, por B e assim por diante, até 15 (que é representado por F). Note que cada dígito octal (base 2^3 ) pode ser representado por 3 dígitos binários, enquanto que um dígito hexadecimal (base 2^4 ) pode ser representado por 4 dígitos binários.
Binário Octal Binário Hexadecimal 000 0 0000 0 001 1 0001 1 010 2 0010 2 011 3 0011 3 100 4 0100 4 101 5 0101 5
Faculdade SATC Engenharia Elétrica
110 6 0110 6 111 7 0111 7 1000 8 1001 9 1010 A 1011 B 1100 C 1101 D 1110 E 1111 F
Desta forma: O número binário 1010111100110010(2), equivale ao agrupamento de 3 bits um valor octal e agrupamento de 4 bits um valor hexadecimal, sempre iniciando do LSB, como segue:
1 2 7 4 6 2 Octal 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 Binário
A F 3 2 Hexadecimal
1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 Binário
O resultado é:
- em octal (^127462) (8)
- em Hexadecimal AF32(16)
2.5 – Conversões entre sistemas de numeração A conversão entre sistema de numéricos diferentes são operações diretas e correspondentes, ou seja, cada valor tem sua imagem correspondente em todos os sistemas.
2.5.1 – Conversão decimal para binário Utiliza-se o método de divisões sucessivas por dois (2): Por exemplo: o valor 28(10) transformado para? (2)
28 2 0 14 2 0 7 2 1 3 2 1 1 2 1 0
MSB
LSB
Faculdade SATC Engenharia Elétrica
2.5.7 – Conversão octal para hexadecimal Neste caso, teremos que recorrer à conversão intermédia para a base binária ou decimal. Exemplo: (^752) (8) ? (16)
Solução 1: Intermediário 1 conversão de 752(8) para binário:
7 5 2 Octal 1 1 1 1 0 1 0 1 0 Binário (^752) (8) (^111101010) (2)
Intermediário 2 conversão de binário para hexadecimal:
1 E A Hexadecimal
1 1 1 1 0 1 0 1 0 Binário (^752) (8) 1EA (16)
Solução 2: Intermediário 1 conversão de 752(8) para decimal:
Intermediário 2 conversão de decimal para hexadecimal:
490 16 10 30 16 14 1 16 1 0
(^752) (8) 01EA (16) = 1EA (16)
2.6 – Formato de representações binárias Na interação de dados digitais binários com circuitos de interpretação ou mesmo circuitos de transferência, o sistema deve estar apto a identificar o formato destas representações binárias independentemente de seu significado. Estes dados binários podem estar representando formatos numéricos (somente números) ou alfa-numérico (números, símbolos e caracteres). Alguns formatos de representação são demonstrados na seqüência.
2.6.1 – Decimal codificado em binário - Binary Coded Decimal (BCD) O código BCD é um sistema de representação dos dígitos decimais desde 0 até 9 com um código binário de 4 bits. Esse código BCD usa o sistema de pesos posicionais 8421 do código binário puro. O usual código 8421 BCD e os equivalentes decimais são mostrados na tabela abaixo. Exatamente como binário
MSB
LSB
A = 10 E = 14
Faculdade SATC Engenharia Elétrica
puro, pode-se converter os números BCD em seus equivalentes decimais simplesmente somando os pesos das posições de bits onde aparece 1.
Decimal Binário puro BCD Natural(8421)
0 0000 0000 1 0001 0001 2 0010 0010 3 0011 0011 4 0100 0100 5 0101 0101 6 0110 0110 7 0111 0111 8 1000 1000 9 1001 1001 10 1010 0001 0000 11 1011 0001 0001 12 1100 0001 0010
Por exemplo, o inteiro decimal 834 em BCD é 1000 0011 0100. Cada dígito decimal é representado pelo seu código BCD 8421 equivalente. Um espaço é deixado entre cada grupo de 4 bits para evitar confusão do formato BCD com o código binário puro. Este método de representação também se aplica as frações decimais. Por exemplo, a fração decimal 0,764 é “0,0111 0110 0100” em BCD. Novamente, cada dígito decimal é representado pelo seu código equivalente 8421, com um espaço entre cada grupo. O código BCD simplifica a interface Homem-máquina, mas é menos eficiente que o código binário puro. Usam-se mais bits para representar um dado número decimal em BCD que em notação binária pura.
2.6.2 – Código Excesso de 3 A formação deste código é feita somando-se 3 unidades a cada informação binário, para os dígitos decimais.
Decimal Binário puro BCD Natural(8421)
0 0000 0000 1 0001 0001 2 0010 0010 3 0011 0011 4 0100 0100 5 0101 0101
Faculdade SATC Engenharia Elétrica
ETX End Of Text; EOT End Of Transmission; ENQ Enquiry; ACK Acknowledge; BEL Bell (audible signal); BS Backspace; HT Horizontal Tabulation (punched card skip); LF Line Feed; VT Vertical Tabulation; FF Form Feed; CR Carriage Return; SO Shift Out; SI Shift In; SP Space (blank); DLE Data Link Escape; DC1 Device Control 1; DC2 Device Control 2; DC3 Device Control 3; DC4 Device Control 4; NAK Negative Acknowledge; SYN Synchronous Idle; ETB End Transmission Block; CAN Cancel; EM End of Medium; SUB Substitute; ESC Escape; FS File Separator; GS Group Separator; RS Record Separator; US Unit Separator; Del Delete.
2.6.3.1 – Conversão em ASCII O código ASCII para cada número, letra ou função de controle é constituído de um grupo de 4 bits e outro de 3 bits. tabela abaixo mostra a ordenação destes dois grupos e a seqüência numérica. O grupo de 4 bits está a direita e o bit 1 é o LSB. 4 Bits 7 6 5 4 3 2 1 3 Bits
Para determinar o código ASCII para um dado número, letra ou controle, localiza-se na tabela o dado desejado. Então usa-se os códigos de 3 e 4 bits associados com a coluna e com a linha, respectivamente, na qual o item está localizado. Por exemplo, o código ASCII para a letra L é 1001100. Ele é localizado na coluna 4, linha 12. O grupo de 3 bits é 100, enquanto o grupo de 4 bits é 1100.
Faculdade SATC Engenharia Elétrica
No código ASCII de 7 bits, um oitavo bit é geralmente usado como um bit de paridade para determinar se o dado (caractere) foi transmitido corretamente. O valor deste bit é determinado pelo tipo de paridade desejado. Paridade par significa que a soma de todos os uns, incluindo o bit de paridade, é um número par. Por exemplo, se G é o caractere transmitido o código ASCII é 1000111. Desde que quatro uns estão no código, o bit de paridade é 0. O código de 8 bits seria escrito 01000111. Paridade ímpar significa que a soma de todos os bits um, é um número ímpar. Se o código ASCII para G for transmitido com paridade ímpar, a representação binária seria 11000111.
3. Circuitos eletrônicos digitais Circuitos eletrônicos digitais são identificados e denotados por circuitos que estabelecem alternativas de chaveamentos de níveis de tensão.
3.1 - Circuitos à interruptores Os tipos de circuitos a interruptores estabelecem um nível de controle cujo objetivo é presença ou ausência de corrente elétrica (ou tensão). Desta maneira o comparativo é extremamente similar aos circuitos de sistemas digitais binários (interruptor aberto - 0 ou fechado - 1).
3.1.1 – configurações de circuitos à interruptores Os circuitos podem absorver características série, paralelo ou híbrido. Desta forma pode-se representa-los como a seguir:
Representação e notação série:
Representação e notação paralela:
Representação e notação híbrida:
Faculdade SATC Engenharia Elétrica
Uma tabela verdade para 3 variáveis (A, B e C) de entrada e uma única função f (A, B, C) = S na saída, é expressa como segue:
- 4 colunas (3+1) e 8 linhas (2^3 ), assim:
A B C S
Onde “****? ” pode ser 0 ou 1. Sendo 1 para saídas válidas.
3.2.1.1 – Formas de identificação de expressões lógicas As representações em soma de produtos e em produto de somas são denominadas formas padrão. Para a tabela verdade abaixo:
A B C S 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0
Forma padrão S = A’BC’ + A’BC + AB’C + ABC’ Assim cada termo da expressão anterior é denominado MINTERMOS e a soma de todos os MINTERMOS chamamos de forma padrão.
Se associarmos cada combinação das variáveis de entrada ao seu equivalente em decimal, cada MINTERMO pode ser representado por mi, onde i é o decimal associado. De forma similar, cada MAXTERMO pode ser representado por Mi, onde i é o decimal associado. A tabela a seguir lista todos os MINTERMOS e MAXTERMOS de uma função de três variáveis (A, B e C). Devido a essa característica, essas formas são chamadas canônicas. Usando o exemplo da tabela verdade anterior, teremos a representação:
Faculdade SATC Engenharia Elétrica
decimal A B C S 0 0 0 0 0 1 0 0 1 0 2 0 1 0 1 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0
Forma canônica S = m 2 + m 3 + m 5 + m 6 Ou
S = Σ m(2,3,5,6)
3.2.2 – Portas Lógicas São dispositivos que tem seu funcionamento baseado no princípio de operação dos transistores quando em operação de corte (circuito aberto) e saturação (curto-circuito – fechado). As portas lógicas possuem uma ou mais entradas e produzem uma saída que é uma função da(s) entrada(s) atual(is). Assim como a associação de interruptores (série e paralelo) as portas lógicas podem associar entradas tendo sua saída uma relação a esta associação, ou seja, associação série corresponde as portas AND’s e associação paralela as portas OR’s. Baseado nesta teoria, diversos circuitos integrados (CI) foram desenvolvidos a satisfazer necessidades e relacionamento com algumas derivações destas portas lógicas. Uma porta é um circuito combinacional porque sua saída depende apenas da combinação das entradas atuais.
3.2.2.1 – Composição de transistores O transistor é um componente eletrônico semicondutor composto de três terminais, sendo que o potencial (ou a corrente elétrica) de um deles é usado para controlar o nível de corrente que circula nos outros dois terminais (terminais principais).
3.2.2.1.1 – Transistores Bipolares de Junção (BJT) O termo bipolar está relacionado com o fato de o dispositivo empregar dois tipos de portadores, elétrons e lacunas, no processo de circulação da corrente elétrica.
Faculdade SATC Engenharia Elétrica
Fig. 4 – Gráfico comportamento do transistor BJT
Para viabilizar o comportamento desejado (ou seja, controle de corrente) é preciso garantir as seguintes características no projeto do componente:
- O emissor deve ser fortemente dopado;
- A região da base é bem mais estreita que a do coletor e fracamente dopada;
- A região do coletor representa a maior parte do dispositivo.
Fig. 5 – Representação das junções do transistor BJT NPN
3.2.2.1.2 – Transistores de Efeito de Campo (MOSFET) O Transistor de Efeito de Campo FET ( Field Effect Transistor. ) de porta isolada, MOSFET ou simplesmente MOS ( Metal-Oxide Semiconductor ), é um dispositivo constituído de quatro compenentes e três terminais: Fonte ( source ), Porta ( gate ), Dreno ( drain ) e substrato ou Corpo ( bulk ). A operação básica do MOSFET consiste no controle (por atração de cargas similar ao que ocorre em um capacitor) da condutividade entre a fonte e o dreno, e portanto da corrente, através da tensão aplicada na porta, ou seja circulação de corrente entre Fonte e Dreno controlada pelo campo elétrico gerado pela porta. Há dois tipos de transistores MOSFET (Fig.a seguir): o MOSFET de canal N (NMOS) e de canal P (PMOS).
Faculdade SATC Engenharia Elétrica
Fig. 6 – Representação das tensões aplicadas ao transistor FET
A operação de um transistor tipo enriquecimento canal N, conforme representado nas figuras pode ser entendido da seguinte forma: consideremos inicialmente VDS=0. Quando uma tensão positiva VGS é aplicada, um campo é induzido na região do semicondutor entre fonte e dreno, fazendo com que as lacunas na região do substrato abaixo da porta sejam repelidas. Se esta tensão VGS for superior à tensão de limiar do transistor, elétrons são atraídos, para dentro da região abaixo da porta. Teremos então a formação de um caminho condutivo com cargas negativas entre o dreno e a fonte. Esse caminho é chamado de canal N e sua resistência dependerá da tensão VGS. Adicionalmente se aplicarmos uma pequena tensão entre dreno e fonte, teremos a passagem de corrente pelo canal N proporcional a tensão VDS aplicada. Elevando a tensão VDS, poderemos atingir uma situação onde a corrente permanecerá essencialmente constante, independente de posteriores aumentos de VDS. Esta condição de saturação da corrente se deve ao estrangulamento ( pinch-off ) do canal.
(7.1a e 7.1b)
Faculdade SATC Engenharia Elétrica
pode ser realizada sobre uma variável por vez (ou sobre o resultado de uma sub- expressão), o inversor só possui uma entrada e, obviamente, uma saída. Caso se queira complementar uma expressão, é necessário obter-se primeiramente o seu resultado, para só então aplicar a complementação. O símbolo do inversor é mostrado na fig. 3.
Fig. 9 – Porta lógica NOT
A A’ 0 1 1 0 Tabela verdade – porta NOT
VIN
0V (Low) 5V (High)
Q 1 (NMOS)
On Off
Q 2 (PMOS)
Off On
VOUT
5V (High) 0V (Low)
Fig. 10 – Porta lógica NOT - implementação
Os transistores CMOS quando não conduzem comportam-se como uma resistência de mais de 1 MΩ. Quando em condução franca comportam-se como uma resistência de valor muito mais baixo (p.e. 200 Ω).
3.2.2.3 – Porta Lógica AND (“E”) O símbolo da porta AND é mostrado na figura 4. À esquerda estão dispostas as entradas (no mínimo duas, obviamente) e à direita, a saída (única). As linhas que conduzem as variáveis de entrada e saída podem ser interpretadas como fios que transportam os sinais elétricos associados às variáveis. O comportamento da porta AND é definido pela tabela verdade relacionada.
Fig. 11a – Porta lógica AND de 2 e 3 entradas Fig. 11b – Porta lógica NAND de 2 e 3 entradas
Faculdade SATC Engenharia Elétrica
A B S A B S 0 0^0 0 0^1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 1 1 0 Tabela verdade – porta AND Tabela verdade – porta NAND
Fig. 12a – Porta lógica AND – implementação Fig. 12b – Porta lógica NAND - implementação
A B^ Q1^ Q2^ Q3^ Q4^ S L L Off On Off On H L H Off On On Off H Tabela Funcional da porta NAND H L On Off Off On H H H On Off On Off L
Quando A=L ou B=L estabelece-se a ligação entre VDD e a saída S (H) através de um dos transistores PMOS Q2 ou Q4 em paralelo. Apenas quando, simultaneamente, A=H e B=H é estabelecida a ligação entre GND e a saída S(L) através dos transistores NMOS Q1 e Q3 em série. Para implementar portas NAND com um número maior de entradas, seriam adicionados transistores PMOS em paralelo com Q2 e Q4 e transistores NMOS em série com Q1 e Q3.
3.2.2.4 – Porta Lógica OR (“OU”) e NOR (“Não OU”) O símbolo da porta OR pode ser visto na figura 5. Tal como na porta E , as entradas são colocadas à esquerda e a saída, à direita. Deve haver no mínimo duas entradas, mas há somente uma saída. O comportamento da porta OR é definido pela tabela verdade relacionada.
Fig. 13a – Porta lógica OR de 2 e 3 entradas Fig. 13b – Porta lógica NOR de 2 e 3 entradas
