1
ATIVIDADE PRÁTICA DE LÓGICA PROGRAMÁVEL
Centro Universitário UNINTER
Curso de Engenharia Elétrica
Samuel Moreira Coutinho
[email protected], 1372520
Resumo. Essa atividade pretende apresentar o desenvolvimento de um circuito VHDL, usando
o software Quartus II, gravando no kit FPGA Altera Ciclone II a lógica programável,
comparando com um circuito de portas lógicas TTL.
Palavras chave: VHDL, FPGA, Quartus II
1 Introdução
Os dispositivos lógicos programáveis (PLDs), juntamente com a teoria básica de eletrônica
digital, permitem a implementação e síntese de circuitos digitais desde simples portas lógicas
até os mais complexos sistemas digitais em um único chip.
2 Procedimento Experimental
Este experimento consiste em realizar 2 montagens de 1 circuito lógico combinacional, a ser
escolhido pelo aluno, entre as opções listadas no item 2.1.
As 2 montagens são:
1ª – Em protoboard montar o circuito lógico escolhido utilizando circuitos integrados TTL
(portas AND, OR, NOT).
2ª – No kit FPGA em conjunto com um protoboard (para montagem de chaves e LEDs;
incluindo os resistores necessários) testar o projeto VHDL do circuito lógico escolhido,
gravando no chip Cyclone II.
Deve-se realizar o comparativo entre a operação do projeto implementado no kit FPGA
Cyclone II e o circuito lógico com circuitos integrados TTL.
O teste a ser realizado deve ser a comprovação da operação dos circuitos com base em sua
tabela verdade, testando todas as combinações.
Deve ser implementado o código VHDL em um projeto criado no ambiente Altera Quartus
II, associando-se às portas de entrada e saída definidas na entidade de projeto os pinos do kit
Cyclone II por meio da ferramenta Pin Planner do Quartus II.
Observações sobre a tensão de alimentação e tensão aplicável aos pinos de entrada e saída:
- No kit FPGA Altera Cyclone os pinos de I/O operam com níveis de tensão de 0V a 3,3V.
- Para os circuitos integrados TTL deve-se utilizar uma fonte de alimentação específica de
5V, sendo que os seus pinos de I/O irão trabalhar com níveis de tensão de 0V a 5V.
*Não deve haver interconexão entre o circuito de teste do projeto realizado no kit FPGA
Cyclone com o circuito de teste do circuito lógico combinacional com circuitos integrados TTL,
visto que ambos trabalham com tensão diferente de operação das suas portas de I/O
