Baixe Solução – Prova 1 de Eletrônica Digital 2021 e outras Provas em PDF para Eletrônica Digital, somente na Docsity!
PRIMEIRA PROVA (P1)
ELETRÔNICA DIGITAL
Aplicando os conceitos da álgebra booleana, faça o
projeto de um circuito digital que atenda os requerimentos
do sistema representado pela tabela-verdade mostrada.
O circuito eletrônico definitivo reduzido deve estar
composto exclusivamente por portas NAND.
TABELA-VERDADE
D 4 D3 D2 D1 X
0 0 0 0 0
MSB
LSB
1 0 0 0 1
PRIMEIRA LETRA
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
MSB
LSB
SEGUNDA LETRA
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Como indicado a seguir, de acordo com a tabela-
verdade, a saída X corresponde aos 16 bits das iniciais
do seu nome em formato UNICODE-8, oito bits da
primeira letra e oito bits da segunda, respectivamente.
ADRIANO MARCELO MARTINS A-M
ANA CAROLINA MORAIS C-M
CAIO SUDÁRIO ALVES C-S
ERICA OLIVEIRA DOS SANTOS E-O
GUSTAVO DA SILVA ROSSI G-S
JOSE ANDERSON BORGES J-A
JÚLIA CARVALHO PEREIRA J-C
KARINA LEONEL PEREIRA K-L
5 MARIO MASSAO HANAOKA M-M
MATHEUS DE LIMA MORENO M-L
MATHEUS FRANCISCO MOURA M-F
OZIAS DIAS FREITAS JUNIOR O-D
RAFAELA GALLANTE GONÇALVES R-G
RICARDO ROCHA DA COSTA R-R
VINÍCIUS DA SILVA SOARES V-S
VINICIUS DE ALMEIDA V-A
WOLFGANG NIELING W-N
U+0041 A 1000001
U+0042 B 1000010
U+0043 C 1000011
U+0044 D 1000100
U+0045 E 1000101
U+0046 F 1000110
U+0047 G 1000111
U+0048 H 1001000
U+0049 I 1001001
U+004A J 1001010
U+004B K 1001011
U+004C L 1001100
U+004D M 1001101
U+004E N 1001110
U+004F O 1001111
U+0050 P 1010000
U+0051 Q 1010001
U+0052 R 1010010
U+0053 S 1010011
U+0054 T 1010100
U+0055 U 1010101
U+0056 V 1010110
U+0057 W 1010111
U+0058 X 1011000
U+0059 Y 1011001
U+005A Z 1011010
EQUIVALENCIA DE PORTAS
Critério de avaliação:
Expressão booleana correta: 10%
Expressão booleana reduzida correta: 50%
Circuito eletrônico com portas AND/NOT/OR: 70%
Circuito eletrônico com portas NAND: 100%
Todos os procedimentos devem ser justificados.
As informações devem ser mostradas de forma
clara e dentro dos padrões estéticos e técnicos
próprios de um estudante universitário em
formação.
Entregar a resolução da prova em formato .jpg. As
imagens devem ser de boa qualidade e resolução.
As imagens deveram manter o formato:
P1-FULANO.jpg
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
Solução – Prova 1 de Eletrônica Digital 2021
1ª Solução - Acrescentando os zeros em MSB.
Estarei utilizando as letras O e D.
O ➔ 1 0 0 1 1 1 1
D ➔ 1 0 0 0 1 0 0
Montando a tabela verdade:
D4 ➔ A D3 ➔ B D2 ➔ C D1 ➔ D
A B C D X
0 0 0 0 0 0 MSB
8 1 0 0 0 0 MSB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
Resolvendo pelo Mapa de Karnaugh – 1ª FORMA.
➔ A = 0, B = 1, C = 0/1 e D = 0/1 ➔ A’B
➔ A = 0/1, B = 0/1, C = 0 e D = 1 ➔ C’D
Expressão booleana obtida pelo método de Karnaugh:
A’B + C’D
CD
AB
AB
CD
CD
AB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
Resolvendo pelo Mapa de Karnaugh – 2ª FORMA.
➔ A = 0/1, B = 0/1, C = 0 e D = 1 ➔ C’D
➔ A = 0, B = 1, C = 0/1 e D = 0/1 ➔ A’B
Expressão booleana obtida pelo método de Karnaugh:
A’B + C’D
AB
CD
CD
AB
CD
AB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
Circuito eletrônico reduzido composto por portas NAND.
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
2ª Solução - Acrescentando os zeros em LSB.
Estarei utilizando as letras O e D.
O ➔ 1 0 0 1 1 1 1
D ➔ 1 0 0 0 1 0 0
Montando a tabela verdade:
D4 ➔ A D3 ➔ B D2 ➔ C D1 ➔ D
A B C D X
7 0 1 1 1 0 LSB
15 1 1 1 1 0 LSB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
S = (A’D’C’ + AC’D’) + A’D’B + A’B’CD + A’BC’
S = C’D’ (A’ + A) + A’D’B + A’B’CD + A’BC’
S = C’D’ + A’D’B + A’B’CD + A’BC’
S = A’B’CD + A’BC’ + A’BD’ + C’D’
Portanto, a expressão booleana reduzida é A’B’CD + A’BC’ + A’BD’ + C’D’.
Resolvendo pelo Mapa de Karnaugh – 1ª FORMA.
➔ A = 0/1, B = 0/1, C = 0 e D = 0 ➔ C’D’
CD
AB
AB
CD
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
➔ A = 0, B = 1, C = 0 e D = 0/1 ➔ A’BC’
➔ A = 0, B = 1, C = 0/1 e D = 0 ➔ A’BD’
➔ A = 0, B = 0, C = 1 e D = 1 ➔ A’B’CD
Expressão booleana obtida pelo método de Karnaugh:
A’B’CD + A’BC’ + A’BD’ + C’D’
CD
AB
CD
AB
CD
AB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
➔ A = 0, B = 1, C = 0/1 e D = 0 ➔ A’BD’
➔ A = 0, B = 0 , C = 1 e D = 1 ➔ A’B’CD
Expressão booleana obtida pelo método de Karnaugh:
A’B’CD + A’BC’ + A’BD’ + C’D’
Como provar que nossa expressão booleana reduzida está correta? Basta fazer a tabela verdade da expressão reduzida e comparar com a
expressão inicial obtida pelo circuito lógico.
CD
AB
CD
AB
Autor: Ozias Dias Freitas Junior. Acadêmico de Engenharia Física na Universidade Estadual de Mato Grosso do Sul.
Verificando se essa igualdade é verdadeira: A’B’C’D’ + A’B’CD + A’BC’D’ + A’BC’D + A’BCD’ + AB’C’D’ + ABC’D’ = A’B’CD + A’BC’ + A’BD’ + C’D’
S1 ➔ A’B’CD
S2 ➔ A’BC’
S3 ➔ A’BD’
S4 ➔ C’D’
SX ➔ S1 + S2 + S3 + S
A B C D X S1 S2 S3 S4 SX
Como podemos observar, as duas tabelas verdades são iguais e, portanto, a nossa expressão reduzida está correta.
