Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


Biestables(2), Apuntes de Ingeniería Infórmatica

Asignatura: Fundamentos de Electricidad y Electrónica, Profesor: elec elec, Carrera: Ingeniería Técnica en Informática de Gestión, Universidad: UCM

Tipo: Apuntes

2014/2015

Subido el 25/12/2015

medbouanane
medbouanane 🇪🇸

5

(2)

4 documentos

1 / 14

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
DIESIA
TEMA III: ELEMENTOS DE MEMORIA
ELEMENTO DE MEMORIA: ELEMENTO CAPAZ DE ALMACENAR UN ESTADO
DURANTE UN TIEMPO DETERMINADO.
PROPIEDAD DE TRANSPARENCIA: DEPENDENCIA DE LOS CAMBIOS DE LA
SEÑAL DE SALIDA RESPECTO A LOS CAMBIOS DE LA SEÑAL QUE SE
QUIERE ALMACENAR.
ELEMENTOS DE MEMORIA TRANSPARENTES
0 1 0
1 0 1
Señal de entrada
Señal de salida
ALMACENAMIENTO
ESTÁTICO
ALMACENAMIENTO
DINÁMICO
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe

Vista previa parcial del texto

¡Descarga Biestables(2) y más Apuntes en PDF de Ingeniería Infórmatica solo en Docsity!

DIESIA

TEMA III: ELEMENTOS DE MEMORIA

ELEMENTO

DE

MEMORIA

:^

ELEMENTO

CAPAZ

DE ALMACENAR UN ESTADO

DURANTE

UN

TIEMPO

DETERMINADO.

PROPIEDAD DE

TRANSPARENCIA

: DEPENDENCIA DE LOS CAMBIOS DE LA

SEÑAL

DE

SALIDA

RESPECTO

A

LOS

CAMBIOS DE LA SEÑAL QUE SE

QUIERE

ALMACENAR.

ELEMENTOS DE

MEMORIA TRANSPARENTES 0

∆^

Señal de entradaSeñal de salida

ALMACENAMIENTO

ESTÁTICO

ALMACENAMIENTO

DINÁMICO

DIESIA

ELEMENTOS DE

MEMORIA NO TRANSPARENTES

C C

Señal de entrada Señal de control CSeñal de salida

Señal de entradaSeñal de control CSeñal de salida

Fase de transparencia

DIESIA

PRINCIPALES

TIPOS

DE

BIESTABLES

0*^0

JK

q

T

q

Q^

T^

q ⊕ =

Q^

J q

K q

= 0*^0

D

q

Q^

D

0*^0

RS

q

Q^

R^ S

R^ q

=

DIESIA

+ ESTUDIO DE LATCHES

/ SEÑALES SÍNCRONAS : SEÑALES DE ENTRADA

QUE SON CONTROLADAS POR LA SEÑAL DE CONTROL ( RELOJ ), DE TAL FORMA QUE LA INFLUENCIA DE ESTAS SEÑALES DEPENDE DE LA SEÑAL DE CONTROL.

/ SEÑALES ASÍNCRONAS : SEÑALES DE ENTRADA

QUE TIENEN LA PROPIEDAD DE TRANSPARENCIA, ES DECIR, SU INFLUENCIA NO ESTÁ CONTROLADA POR NINGUNA SEÑAL ADICIONAL, NI SIQUIERA EL RELOJ.

R

S

Q

Q’

C

0 S

R

R

R

Rint

Sint

Rint

Sint

C

CAPTURA ALMACENAMIENTO

DIESIA

+ ESTUDIO DE FLIP-FLOPS

D

clk

Q D

clk

D Q Q

C

maestro esclavo

Q 1

C

D

Q 1

Q

S

R

clk

Q

Q

S

R

clk

Q

Q

Q

Q

S

R

C CONFIGURACIÓN

TIPO D

DIESIA

+ SÍMBOLOS DE ELEMENTOS DE MEMORIA

+ RESTRICCIONES TEMPORALES

D Q

clk

D Q

clk

D Q

clk

D Q

clk

LATCHES FLIP-FLOPS

NIVEL

ALTO

NIVEL

ALTO

TRANSICIÓN

DE SUBIDA

TRANSICIÓN

DE BAJADA

tsetup thold

D

C

tw

tsetup

thold

D

C

DIESIA

+ CARACTERÍSTICAS DE LAS MEMORIAS

/ CAPACIDAD DE ALMACENAMIENTO : CANTIDAD DE

INFORMACIÓN QUE PODEMOS ALMACENAR EN NUESTRO SISTEMA DE MEMORIA 1 K ---> 2^10

/ TIEMPO DE ACCESO : TIEMPO TRANSCURRIDO

DESDE QUE SE SUMINISTRA LA DIRECCIÓN HASTA QUE SE ACCEDE A LA PALABRA REQUERIDA

3 ACCESO ALEATORIO: IGUAL TIEMPO PARA

TODAS LAS PALABRAS (MEMORIA RAM)

3 ACCESO SECUENCIAL: TIEMPO DEPENDIENTE

DE LA LOCALIZACIÓN DE LA PALABRA (CINTAS)

3 ACCESO DIRECTO: LA MEMORIA ES SEPARADA

POR BLOQUES, TAL QUE EL ACCESO A CADA BLOQUE ES ALEATORIO, Y A CADA PALABRA DEL BLOQUE ES SECUENCIAL (DISCOS DUROS)

3 ACCESO POR CONTENIDO: ES UN ACCESO

ALEATORIO, PERO LA LECTURA NO DEPENDE DE LA DIRECCIÓN, SINO DE PARTE DEL CONTENIDO DE LA PALABRA (MEMORIA CACHE)

/ COSTE POR BIT : PRECIO QUE CUESTA

ALMACENAR UN BIT DE INFORMACIÓN.

DIESIA

+ MEMORIA IDEAL: GRAN CAPACIDAD, ALTA

VELOCIDAD Y POCO PRECIO

+ RELACIÓN ENTRE LAS CARACTERÍSTICAS

DE LAS MEMORIAS

+ IMPOSIBILIDAD DE LA MEMORIA IDEAL

+ JERARQUIZACIÓN DE LA MEMORIA

tiempo de acceso

Capacidad

Capacidad

Coste por bit

tiempo de acceso

Coste por bit

Nivel superior

Nivel inferior

Menor retraso Mayor capacidad Menor coste

Procesador

DIESIA

/ MEMORIAS NOV-RAM = RAM ESTÁTICA + EEPROM

NO VOLÁTIL

/ MEMORIAS RAM ESTÁTICAS

VOLÁTIL

/ MEMORIAS RAM DINÁMICAS

VOLÁTIL Y DINÁMICA

+ EJEMPLO DE CONFIGURACIÓN DE UN SIS-

TEMA DE MEMORIA.

ROM

RAM

0000h

3FFFh

4000h

BFFFh

C000h

FFFFh

DIESIA

EJEMPLO

DE

UN

SISTEMA

DE

MEMORIA

Dirección

Datos

CS

RDWR

RAM 16Kx

Dirección

Datos

CS

RD

ROM 16Kx

Dirección

Datos

CS

RDWR

RAM 16Kx

A^11

-A0 A^11

-A

A^11

-A

A^15

-A

I/O

7-

RD WR