Programação da interface 8255 com assembly no 8085, Notas de estudo de Cultura

Baixe Programação da interface 8255 com assembly no 8085 e outras Notas de estudo em PDF para Cultura, somente na Docsity!

• Desenvolver agora um programa assembler , que só acenda os led´s(todos), quando valor lido for = FFH
• Desenvolver um programa assembler, de tal forma que os led´s sejam todos inicialmente acessos, as chaves passem a serem lidas e comparadas com a palavra FFH, caso um valor diferente seja encontrado, então os led´s correspondentes as chaves abertas ( = 0 ), sejam apagados
• Desenhar o hardware, que se aplique a programação abaixo: MVI C, 0AH MVI A, 83H STA 5000H MVI A, FFH V1: STA 5004H LDA 5005H DCR C JNZ V HLT

Desenhar o hardware, e desenvolver o programa que execute o fluxograma abaixo:

INÍCI

Carregar palavra de controle

Ligar porta que controla motores (8)

Escrever na porta que acende led´s (8)

Ler porta que controla chaves (8)

• Dado o circuito abaixo, pede-se:

9. Palavra de controle
10. Programação completa de forma a enviar para caixa a palavra de dados FEH, sendo a faixa de trabalho da pastilha compreendida entre 3000H a 37FFH. Porta B desabilitada.

Interface Paralela 8255

8 linhas Caixa A

4 linhas

Porta Pb desabilitada

• Para os circuitos desenhados abaixo, pede-se:

8. Palavra de controle
9. Palavras de dados, que representem os status das demais portas leitura e/escrita

LED 1 LED2 STATUS

1 0 LÊ PORTA

0 1 ESCREVE PORTA

1 1 INATIVA

TABELA VERDADE

DA PORTA NAND

A B SAÍDA

8255

LED

LED

CS = 3000H 37FFH

8

8

Programar em assembler, as saídas do 8253 referentes a questão 2

Determinar as cargas e respectivas freqüências nas saídas X e Y.

Programar contador de forma obter nas saídas, relógios com os tempos abaixo descritos.

Determinar a freqüência de entrada (Fclk)

12MHz clk

clk

clk

out

out

out2 (^) 250Hz

Cs = 5000H 57FFH

X

Y

12MHz clk

clk

clk

out

out

out2 (^) 1,25KHz

Cs = 5000H 57FFH

X = 750D (CARGA)

Y = 250 D (CARGA)

12MHz clk0 out

out

out2 (^) 60S

Cs = 5000H 57FFH

20S

clk1 40S

clk

LISTA DE EXERCÍCIO # 2

Programar 8253 conforme necessidades abaixo: Pisca segundo sua representação Led1/Hora (OUT 2 ) Led2/Minuto(OUT 1 ) Led3/Segundo(OUT 0 ) Faixa de operação da pastilha 3000H a 37FFH

Completar as formas de onda do diagrama temporal abaixo: Todas as saídas são periódicas Faixa de operação da pastilha 3000H a 37FFH Tout0 = 200ms Tout1 = 500ms Tout2 = 100ms Período do clock de entrada = 0,1 s

WR

GATES(TODOS)

OUT

OUT

OUT

100Hz clk

clk

clk

out

out

out

PB

PC

INTERFACE PARALELA 8255

Supondo que se deseja acender 8 led´s, para que representem os estados lógicos de 8 sensores, utilizando-se então uma interface paralela , teremos :

Exemplo de programa que manipula todos os bit´s da interface paralela

MVI A , 80H ; Carrega Reg A com a palavra de controle STA 4003H ; Escreve palavra de controle na interface MVI A , FFH ; Carrega Reg A com 11111111B STA 4000H ; Transfere o conteúdo do Reg A para bit´s da porta PA MVI A , 55H ; Carrega Reg A com valor 01010101B STA 4001H ; Transfere conteúdo do Reg A para bit´s da porta PB MVI A , AAH ; Carrega Reg A com 10101010B STA 4002H ; Transfere conteúdo do Reg A para bit´s da porta PC

PA saída PB entrada Modo zero PC saída

D7 D6 D5 D4 D3 D2 D1 D 1 0 0 0 0 0 1 0

Palavra de controle = 82H

MVI A , 82H ; Carrega palavra de controle Reg A

STA 4003H ; Escreve palavra de controle na ; interface , utilizando o endereço ; 4003H, que força os bit´s de ; endereço A1 e A0 serem iguais a “1”

MVI A , FFH ; Carrega Reg A com FFH

STA 4000H ; Escreve 11111111B nos bit´s da ;porta ; PA, fazendo com que todos os ;led´s ; acedam. Os bit´s de endereço A1 e ; A0, aqui são forçados ao nível zero.

MVI A , 55H ; Carrega o Reg A com o valor ;binário ; 01010101B

STA 4000H ; Escreve 01010101B nos bit´s da porta ; PA, fazendo com que somente os ; led´s impares sejam acessos. Faixa de trabalho da interface paralela 4000H – 47FFH

Figura 7.2.

PALAVRA DE CONTROLE (PROGRAMAÇÃO)

POSIÇÃO DOS BIT´s FUNÇÃO

D

Bit´s menos significativos do grupo de porta PC(PC 3 – PC 0 ) = 1 entrada = 0 saída

D

Grupo de porta PB (PB 7 – PB 0 ) = 1 entrada = 0 saída

D

Seleção de modo grupo de porta PB = 1 modo 1 = 0 modo 0

D

Bit´s mais significativos do grupo de porta PC (PC 7 – PC 4 ) = 1 entrada = 0 saída

D

Grupo de porta PA ( PA 7 - PA 0 ) = 1 entrada = 0 saída

D6 D

Seleção de modo grupo de porta PA = 00 modo 0 = 01 modo 1 = 10 ou 11 modo 2

D

Flag de interrupção, utilizado somente no modo 1 ou modo 2 = 1 desativado = 0 ativado

Tabela 14 A1 A0 FUNÇÃO 0 0 Porta A 0 1 Porta B 1 0 Porta C 1 1 Palavra de controle

Porta PA saída Porta PB entrada Porta PC saída

D7 D6 D5 D4 D3 D2 D1 D

ARQUITETURA INTERNA

Figura 7.2.

7.2 INTERFACE PARALELA

É interface de entrada/saídas programável de alta velocidade, constituida de 3 grupos de portas de 8 bit´s cada. 24 entradas/saídas desta interface são divididas em dois grupos de portas ( PA , PB e PC) com programação independente através de palavra de controle provida pelo microprocessador.

Esta interface opera em três modos.

MODO ZERO: Neste modo, suas portas estarão programadas para serem basicamente entradas e saídas de dados.

MODO UM: Neste modo, apenas as portas PA e PB serão entradas e saídas de dados, porém elas são sincronizadas por meio de sinais de controle especiais ligados a porta PC.

MODO DOIS: Semelhante ao modo 1, com exceção da porta PB , que neste modo fica desabilitada

Figura 7.2.

Forma de onde com duty cicles diferentes (carga no modo 3 com valor impar)

A freqüência na saída OUT0 é 4 vezes menor que a freqüência de entrada.

Fclk = 1KHZ Tclk = 1 / 1000 = 0,001S = 1,0 mS

TOUT0 = 4 x 1,0 mS = 4 mS FOUT0 = 1 / FOUT0 = 1 / 4 mS = 250 Hz

Se a carga for mantida, teremos: Fclk = 10KHz Tclk = 1/ 10000 = 0,0001 S = 100 μS

TOUT0 = 4 x 100 μS = 400 μS FOUT0 = 1 / TOUT0 = 2,5 KHz

Se desejar que a freqüência de saída seja a de 250 Hz, então a carga tem que ser alterada para (^40) D = 28H

Fclk = 10KHz Tclk = 1 / 10000 = 0,0001 S = 100 μS TOUT0 = 40 x 100 μS = 4000 μS = 4,0 mS FOUT0 = 1 / TOUT0 = 250 Hz

Figura 7.

CLK

GATE

WR

OUT

Figura 7.1.

1 mS 1 mS

1 mS

1 mS 1 mS 1 mS 1 mS

1 mS

CLK

GATE 0

OUT 0

WR

1 mS

1 mS

1 mS

OUT 1

OUT 2 1 mS 1 mS 1 mS 1 mS

Programação:

Clock = 2KHz Cont 0 Modo = um Carga = 05H Byte – sig

Cont 1 Modo = zero Carga = 04H Byte – sig

Cont 2 Modo = zero Carga = 06H Byte – sig

Fclk = 2KHz

Tclk = 1 / Fclk = 1 / 2000 = 0,5 mS

Logo: OUT 0 = 5 x 0,5mS = 2,5 mS OUT 1 = 4 x 0,5mS = 2,0 mS OUT 2 = 6 x 0,5mS = 3,0 mS

Para aumentar o tempo de contagem , basta aumenta a carga disponível no contador, o número máximo que cada contador pode ser carregado , quando escolhida uma contagem binária é 65536(FFFFH), já na contagem decimal a carga disponível pode variar de 0000 – 9999.

Figura 7.1.

START STOP

1 mS

11 mS

1 mS 1 mS 1 mS 1 mS 1 mS 1 mS 1 mS

CLK

GATE 2

OUT 2

WR

1 mS 1 mS (^) 1 mS

#&
^ #'
^ #(
^ #
^ ##
^ #
^ !
^ "
^ $
^ %
^ &
^ '
^ (
^ 
^ #
^
^ 3

7
.
.,
 8  9 .

* 8 ,-















































1 1

/8:



























































































.
+8;


+.






























































.,1 















7
.
.,
 8  9 .

































1 



























































.,1 
.




































7).*+1 8

























































.
/ 8 7










































































PALAVRA DE CONTROLE = A0H $
"
&
'
(

#

#

#



































MVI A,A0H









STA 5003H ; Dígito 3 = A1 = ” 1” ; A0 = “1” MVI A,0BH STA 5002H ; Dígito 2 = A1 = “1” ; A0 = “0”

A saída de OUT2 será ligada a entrada da interrupção RST 5,5 no processador, está será acionada quando a contagem de 11 mS for terminada.

Figura 7.1.