Docsity
Docsity

Prepare-se para as provas
Prepare-se para as provas

Estude fácil! Tem muito documento disponível na Docsity


Ganhe pontos para baixar
Ganhe pontos para baixar

Ganhe pontos ajudando outros esrudantes ou compre um plano Premium


Guias e Dicas
Guias e Dicas


eletronica, Notas de estudo de Eletrônica

conteudo para tecnicos eletronica

Tipologia: Notas de estudo

Antes de 2010

Compartilhado em 11/04/2010

thiago-costa-miranda-12
thiago-costa-miranda-12 🇧🇷

5

(3)

9 documentos

1 / 39

Toggle sidebar

Esta página não é visível na pré-visualização

Não perca as partes importantes!

bg1
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica
Eletrônica Digital Cap. III
por F.C.C. De Castro
1
Capítulo III
Circuitos Digitais Combinacionais
1 Introdução
Vimos no Capítulo II que uma desejada função lógica pode ser implementada
mediante a combinação de portas lógicas. Esta combinação de portas lógicas
objetivando atender um mapeamento
()
!
,, BAfY = é denominada de
Circuito Digital. Neste Capítulo estudaremos circuitos digitais que visam
solucionar problemas específicos e comuns em Eletrônica Digital.
2 Decodificadores para Display de 7 Segmentos
Um display de 7 segmentos mostra ao usuário de um sistema digital um
algarismo decimal de 0 a 9, conforme mostram as Figuras 1, 2 e 3.
Figura 1: Formato de um display de 7 segmentos mostrando a localização dos
segmentos a, b, c, d, e, f, g.
Figura 2: Algarismos decimais possíveis de serem formados mediante o
acionamento combinado dos segmentos a, b, c, d, e, f, g.
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe
pff
pf12
pf13
pf14
pf15
pf16
pf17
pf18
pf19
pf1a
pf1b
pf1c
pf1d
pf1e
pf1f
pf20
pf21
pf22
pf23
pf24
pf25
pf26
pf27

Pré-visualização parcial do texto

Baixe eletronica e outras Notas de estudo em PDF para Eletrônica, somente na Docsity!

Eletrônica Digital Cap. III

por F.C.C. De Castro

Capítulo III

Circuitos Digitais Combinacionais

1 Introdução

Vimos no Capítulo II que uma desejada função lógica pode ser implementada mediante a combinação de portas lógicas. Esta combinação de portas lógicas

objetivando atender um mapeamento Y =^ f (^ A , B ,!) é denominada de

Circuito Digital. Neste Capítulo estudaremos circuitos digitais que visam solucionar problemas específicos e comuns em Eletrônica Digital.

2 Decodificadores para Display de 7 Segmentos

• ••• Um display de 7 segmentos mostra ao usuário de um sistema digital um

algarismo decimal de 0 a 9, conforme mostram as Figuras 1, 2 e 3.

Figura 1: Formato de um display de 7 segmentos mostrando a localização dos segmentos a, b, c, d, e, f, g.

Figura 2: (^) Algarismos decimais possíveis de serem formados mediante o acionamento combinado dos segmentos a, b, c, d, e, f, g.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Figura 3: Acionamento dos segmentos a, b, c, d, e, f, g. Cada segmento é um

LED ( Light Emitter Diode ), que emite luz quando o diodo é percorrido por

uma corrente direta ( 1 mAa 50 mA). (a) display de anodo comum. (b)

display de catodo comum.

• ••• Um display de 7 segmentos alternativo é o denominado LCD ( Liquid

Crystal Display ), largamente utilizado em relógios digitais de pulso. A Figura

4 mostra a técnica de acionamento dos segmentos a, b, c, d, e, f, g^ de um LCD.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Tabela 1: Algarismos decimais resultantes do acionamento combinado dos segmentos a, b, c, d, e, f, g. Ver Figura 1.

• ••• Um Decodificador para^ Display de 7 Segmentos^ é um circuito digital

formado por portas lógicas que, ao receber uma palavra binária de 4 bits representativa do algarismo decimal a ser mostrado, aciona os segmentos correspondente no display , conforme mostram a Figuras 5 e a Tabela 2.

Figura 5: Interligação de um Decodificador para Display de 7 Segmentos com o Display.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Tabela 2: Tabela Verdade de um Decodificador para Display de 7 Segmentos.

⇒⇒⇒⇒ Observe que a coluna 1 da Tabela 2 representa o número decimal

correspondente à palavra binária respectiva na coluna 2 da tabela através da

relação:

= D ⋅ 23 + C ⋅ 22 + B ⋅ 21 + A ⋅ 20

NúmeroDecimal

• ••• Um Decodificador para Display de 7 Segmentos é um Circuito Integrado que

contém as combinações de portas lógicas necessárias e otimizadas para a implementação do conjunto de Expressões Booleanas definidas pela Tabela 2.

• • • • Por exemplo, da Tabela 2 verificamos que a Expressão Booleana para o

segmento a é:

DC BA DC B A DCBA DCB A

a DCBA DCBA DCB A DCBA

• ••• Cujo Mapa K é:

Eletrônica Digital Cap. III

por F.C.C. De Castro

• ••• Exercício Proposto: Determine o circuito lógico completo para o

acionamento dos segmentos a, b, c, d, e, f, g. Caso, após a minimização individual das expressões booleanas para cada segmento, as funções lógicas resultantes para o acionamento de dois ou mais segmentos compartilharem termos comuns, faça a minimização adicional aproveitando o compartilhamento entre os termos.

Figura 8: Circuitos Integrados TTL comercialmente disponíveis para a implementação da função de Decodificador para Display de 7 Segmentos. (a) 7446 – decodificador para display de anodo comum. (b) 7448 – decodificador para display de catodo comum.

3 Decodificadores BCD -para-Decimal

• ••• BCD é a abreviação para Decimal Codificado em Binário ( Binary Coded

Decimal ).

• ••• O código BCD expressa cada dígito de um número decimal por uma palavra

binária de 4 bits ( Nibble ) no formato b 3^ b 2 b 1 b 0 através da relação:

0 0

1 1

2 2

3

NúmeroDecimal = b 3 ⋅ 2 + b ⋅ 2 + b ⋅ 2 + b ⋅ 2. A Tabela 3 mostra o

resultado desta relação.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Nibble

b 3 b 2 b 1 b 0

Número Decimal

0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9

Tabela 3: Tabela para conversão de um Nibble em um Número Decimal. A

conversão obedece a relação NúmeroDeci mal= b 3 ⋅ 23 + b 2 ⋅ 22 + b 1 ⋅ 21 + b 0 ⋅ 20.

• ••• As entradas DCBA^ de um Decodificador para Display de 7 Segmentos (ver

Seção 1) constituem um exemplo de informação binária codificada em BCD.

• ••• Por exemplo, o número decimal 8963 codificado em BCD resulta em (ver

Tabela 3):

8 9 6 3 ↓ ↓ ↓ ↓ 1000 1001 0110 0011

• ••• Por outro lado, o número binário 010101111000 codificado em BCD, quando

convertido para decimal resulta em

• ••• A Figura 9 mostra o diagrama interno de um Decodificador BCD-para-

Decimal.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Figura 10: Diagrama de pinagem do circuito integrado TTL – 7445 comercialmente disponível para a implementação da função Decodificador BCD-para-Decimal.

Tabela 4: Tabela Verdade para o TTL – 7445. Note que a saída ativa é precedida de uma porta NOT.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Figura 11: Exemplo de utilização do TTL – 7445 como Decodificador BCD-

para-Decimal. O valor decimal do ABCD^ na entrada do decodificador é

indicado pelo LED que está aceso conectado à saída correspondente.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Tabela 5: Tabela Verdade para o TTL – 74147.

Figura 14: Exemplo de utilização do TTL – 74147 como Codificador Decimal- para-BCD. Quando nenhuma chave é pressionada todas as entradas X têm valor lógico 1 e todas as saídas têm valor lógico 1. Quando a chave X 9 é

pressionada ( X 9 = 0 ) temos na saída ABCD^ =^0110 , que é equivalente a 9

se complementarmos os bits. Quando a chave X 8 é pressionada ( X 8 = 0 )

temos na saída ABCD =^0111 , que é equivalente a 8 se complementarmos

os bits.

Eletrônica Digital Cap. III

por F.C.C. De Castro

• ••• Note da Tabela 5 que a entrada X ativa (ativa → valor lógico 0) de ordem

mais alta tem prioridade sobre as demais. Se todas as entradas X têm valor lógico 0, a de ordem mais alta ( X 9 ) é codificada com prioridade resultando

ABCD = 0110 , cujo complemento identifica a entrada ativa de ordem mais

alta. Se X 9 =1 e X 8 =0 então a entrada X ativa de ordem mais alta é X 8 e é

codificada com prioridade resultando ABCD^ =^0111 , cujo complemento

identifica a entrada ativa de ordem mais alta. Devido a este comportamento o TTL – 74147 é também conhecido como Codificador de Prioridade.

4 Decodificador Gray-p ara-Binário

• ••• O Código Gray é um código digital com a propriedade de que duas

palavras-código consecutivas diferem apenas de um bit.

• ••• O Código Gray é um código que se enquadra na classe de Códigos

Refletidos , enquadramento devido ao algoritmo de construção do mesmo. Por exemplo, a Tabela 6 mostra a construção por quantificação-reflexão do Código Gray para 4 bits:

Quantificação Reflexão Quantificação Reflexão Quantificação Reflexão Quantificação

0 0 00 00 000 000 0000 1 1 01 01 001 001 0001 1 11 11 011 011 0011 0 10 10 010 010 0010 10 110 110 0110 11 111 111 0111 01 101 101 0101 00 100 100 0100 100 1100 101 1101 111 1111 110 1110 010 1010 011 1011 001 1001 000 1000 Tabela 6: Algoritmo de construção do Código Gray de 4 bits.

Eletrônica Digital Cap. III

por F.C.C. De Castro

Figura 15: Mapas K para as funções lógicas que expressam B 0^ , B 1^ , B 2^ e B 3

em função de G 3^ G 2 G 1 G 0.

Eletrônica Digital Cap. III

por F.C.C. De Castro

• ••• Da Figura 15 temos que as funções lógicas minimizadas que expressam B 0^ ,

B 1 , B 2 e B 3 em função de G 3 G 2 G 1 G 0 são:

B 0 = G 0 ⊕ G 1 ⊕ G 2 ⊕ G 3

B 1 = G 1 ⊕ G 2 ⊕ G 3

B 2 = G 2 ⊕ G 3

B 3 = G 3

• ••• Generalizando para um Código Gray de N bits, podemos escrever que

Bn =^ Gn ⊕ G ( n + 1 ) ⊕ G ( n + 1 ) ⊕" ⊕ GN − 1 , o que sugere o circuito lógico mostrado

na Figura 16:

Figura 16: Conversor Gray-para-Binário.

Eletrônica Digital Cap. III

por F.C.C. De Castro

G 0 = B 0 ⊕ B 1

G 1 = B 1 ⊕ B 2

G 2 = B 2 ⊕ B 3

G 3 = B 3

• ••• Generalizando para um Código Gray de N^ bits, podemos escrever que

Gn = Bn ⊕ B ( n + 1 ), sendo n + 1 ≤ N − 1. Isto sugere o circuito lógico mostrado

na Figura 18:

Figura 18: Conversor Binário-para-Gray.

Eletrônica Digital Cap. III

por F.C.C. De Castro

5 Multiplexadores

• ••• Um Multiplexador é um circuito digital com n entradas e uma única saída, e

serve para selecionar qual sinal, dentre os n sinais de entrada, deve ser roteado até a saída.

• ••• Uma palavra binária de controle seleciona qual das n entradas é conectada

à saída conforme mostram as Figuras 19 e 20.

Figura 19: Diagrama geral de um multiplexador. Note que o número m de bits da palavra binária de controle deve ser tal que 2 m = n.