Baixe Esquema Xbox 360 E Corona e outras Esquemas em PDF para Matérias técnicas, somente na Docsity!
[58] MARGIN,VGPUPCIE+VCPUPLL+V1P8+V12P0+TEMP
- Unnamed nets are displayed with half-sized text
RETAIL
[41] CONN, ODD + HDD
[11] GCPU, DECOUPLING
[12] GCPU, MEMORY CONTROLLER A + B
[38] CONN, RJ45 USB AUX COMBO +BORON +PWR
[74] CHANGE LIST
PAGE CONTENTS
[61] EXTERNAL TEMPERATURE SENSORS
[70] SYSTEM RESET DIAGRAM
[72] I2C REFERENCE TABLES
PAGE CONTENTS
[30] KSB, STANDBY POWER + GROUND
[32] KSB OUT, EMMC
[34] KSB OUT, FLASH
[35] IR, TILT, POWER SWITCH, SPEAKER
[33] KSB OUT, AUDIO
[28] KSB, DECOUPLING
[27] KSB, ETHERNET + AUDIO + SATA
[24] KSB, PCIEX + SMM GPIO + JTAG
[23] KSB, VIDEO + FAN + AUDIO
[19] MEMORY PARTITION C, BOTTOM
[18] MEMORY PARTITION C, TOP
[13] GCPU, MEMORY CONTROLLER C + D
[6] GCPU, PLL PWR + FSB PWR
[39] CONN, USB +MEMPORTS +TOSLINK +WAVEPORT
[53] VREGS, STANDBY SWITCHERS
[45] VREGS, CPU OUTPUT PHASE 1 & 2
[43] VREGS, INPUT + OUTPUT FILTERS
[36] CONN, FAN
[51] VREGS, VCS
[52] VREGS, LINEARS
[54] BOARD, DECOUPLING
[48] VREGS, V3P
[47] VREGS, V5P
[56] MARGIN, V3P3 + V5P
[55] MARGIN, VMEM + VEDRAM
[37] CONN, AVIP
[42] VREGS, BLEEDERS
[44] VREGS, CPU CONTROLLER
[46] VREGS, V5P0DUAL
[50] VREGS, VMEM
[49] VREGS, VEDRAM
[40] CONN, HDMI
[57] MARGIN, VREFS + VCS
[66] DEBUG BOARD, SPYDER CONN
[59] MARGIN, STANDBY SWITCHERS
[73] DOC TRACKING
[65] XDK, DEBUG TITAN
[67] LABELS & MOUNTING
[62] XDK, DEBUG CONN
[60] MARGIN, V1P
[63] blank
[64] blank
[14] MEMORY PARTITION A, TOP
[16] MEMORY PARTITION B, TOP
[20] MEMORY PARTITION D, TOP
[10] GCPU, DECOUPLING
[9] GCPU, DECOUPLING
[8] GCPU, PWR
[7] GCPU, PWR
[15] MEMORY PARTITION A, BOTTOM
[17] MEMORY PARTITION B, BOTTOM
[21] MEMORY PARTITION D, BOTTOM
[22] KSB, CLOCKS + STRAPPING
Rev and fab set with custom variables. Tools->options->variables
CLK for clock, RST for reset
_N suffix for active low or n junction
_DP/_DN suffix for differential pairs
V_ prefix for voltage rail signal names
Transmitter name used as prefix with RX and TX connections
Bussed signals are grouped on symbols
Avoid off-page connectors for on-page connections
Page order: chip interfaces, termination, power, decoupling
When possible: inputs on left, outputs on right
[25] KSB, SMC
[31] KSB, MAIN POWER
[29] KSB, BULK DECOUPLING
[26] KSB, FLASH + USB + SPI
Rules: (when possible)
MSB-->LSB: top-->bottom
PWRGD for power good
_EN suffix for enable
_P suffix for p junction
[PAGE_TITLE=COVER PAGE]
[1] COVER PAGE
[2] GCPU, SETUP
[3] GCPU, DEBUG BUS
[4] GCPU, VIDEO + PCIEX
[71] COMPONENT STUFFING TABLES
[69] SYSTEM BLOCK DIAGRAM
[68] POWER ARCHITECTURE DIAGRAM
[5] GCPU, EEPROM + JTAG
STINGRAY
FAB C
REV 1.
Fri Jan 04 12:07:11 2013 1/74 C 1.
DRAWING
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
CORE_HF_BGR_PLL
CPU_PLL_BYPASS
CPU_CORE_HF_CLKOUT_DP
6 LAYER ONLY; TP ONLY, INTERNAL PULLDN
6 LAYER ONLY; TP ONLY, INTERNAL PULLDN
6 LAYER ONLY; TP ONLY
SET VGATE=1.20V
WHEN V_CPUPLL=1.83V
GPU_DBG_RST_EN
CPU_DBG_RST_EN INTERNAL PULLDN
CPU_EXT_CLK_EN
CPU_VDDS0_DP
CPU_VDDS0_DN
CPU_DLL_SNIF_OUT
CPU_VDDS1_DP 6 LAYER ONLY
CPU_VDDS1_DN
RESISTOR0_DP RESISTOR0_DN
EDRAM_PSRO_DOUT
6 LAYER ONLY
6 LAYER ONLY
6 LAYER ONLY
6 LAYER ONLY
6 LAYER ONLY
6 LAYER ONLY; TP ONLY
6 LAYER ONLY; TP ONLY
CPU_CORE_HF_CLKOUT_DN
ACTUAL=1.202V
6 LAYER ONLY; TP ONLY
6 LAYER ONLY
6 LAYER ONLY; TP ONLY, INTERNAL PULLDN
6 LAYER ONLY SIGNALS
N: IF V_CPUPLL CHANGES
CPU_LIMIT_BYPASS
VGATE RESISTORS SHOULD BE ADJUSTED
GCPU SETUP
INTERNAL PULLDN
[PAGE_TITLE=GCPU SETUP] (^) Fri Jan 04 12:07:11 2013 STINGRAY 2/74 2/74 C 1.
V_CPUCORE
5% CH 402
200 OHM
402
1% EMPTY
1.27 KOHM
2 KOHM
402
1% EMPTY
EMPTY 402
100 OHM 5%
5% 402 CH
0 OHM
0 OHM 402 CH
5%
50 V EMPTY
360 PF 5%
603
402
CH
1%
1.07 KOHM
402
1%
562 OHM
CH
V_CPUPLL
X818336-
14 OF 17
BGA_
U5E IC
GCPU_VEJLE_BASE
50 V 603
EMPTY
5%
360 PF
10 KOHM CH 402
5%
100 OHM
402
EMPTY
5%
R4R
R4P
R4P
R4R
R4D
R4D
C5R
R5T
R5T
U5E
C5R
FT3T
FT3T
FT7P
FT7P
FT7P
FT7P FT7P
FT7P
R3E
DB4R
DB4R
R4R
65
22
22
52
51
43 43
43 43
43
6525
43
25
65
CPU_TINIT
CPU_EXT_CLK_EN
CPU_RST_V1P1_N
CPU_CLK_DN
CPU_CLK_DP
CPU_CLK_DP_R
CPU_CLK_DN_R
GPU_DBG_RST_EN
CPU_PSRO0_OUT
EDRAM_PSRO_DOUT
RESISTOR0_DP RESISTOR0_DN
CPU_VGATE
VREG_EFUSE_EN
CPU_SRVID
CPU_LIMIT_BYPASS
CPU_PLL_BYPASS
CORE_HF_BGR_PLL
CPU_VREG_APS CPU_VREG_APS
CPU_VREG_APS CPU_VREG_APS
CPU_VREG_APS
CPU_PWRGD
CPU_VREG_APS
CPU_RST_N
CPU_CHECKSTOP_N
CPU_DBG_RST_EN
GND
2
1
2 1
2
1
2
1
2 1
2 1
2
1
2
1
2
1
C
B
A
C
B
A
V
J
E
A
L M
J
N G
T
F
D
R
F
C
P
P
P
M
E
2
1
1
1
1
1
1
1 1
1
2
1
1
1
2
1
DRAWING
OUT
OUT
OUT
OUT
IN
IN
OUT
OUT
IN
IN
IN
OUT
OUT
GCPU VERSION 1
TI_39_TINIT
CPU_CLK_DP
CPU_CLK_DN
CPU_DBG_RST_EN GPU_DBG_RST_EN
PSRO0_OUT
PSRO_DOUT
RESISTOR0_DP RESISTOR0_DN
V_GATE
EXT_CLK_EN
EFU_POWERON
SRVID
TE
PULSE_LIMIT_BYPASS
PLL_BYPASS
CORE_HF_BGR_PLL
CHECKSTOP_B
VID VID
VID VID
VID
POWER_GOOD
HARD_RESET_B
VID
IN
FTP
FTP
FTP
FTP
FTP
FTP FTP
FTP
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
[PAGE_TITLE=GCPU, VIDEO + PCIEX]
VIDEO DECOUPLING
GCPU, VIDEO + PCIEX
Fri Jan 04 12:07:11 2013 STINGRAY 4/74 4/74 C 1.
5%
402
CH
1 KOHM
CH 402
5%
1 KOHM
0.1 UF
402
10% X5R
V
402
CH
1%
240 OHM
240 OHM
402
CH
1%
V
0.1 UF
402
10% X5R
X5R
V
0.1 UF
402
10%
0.1 UF
V
402
X5R
10%
1 0
2
3
4
6 5
7
8
9
10
12 OF
11
14 13
V_MEM
GDDR_BOTTOM
CH
1 KOHM 5%
402
V_MEM
X801851-
GDDR_BOTTOM IC
5%
402
CH
1 KOHM
CH 402
5%
1 KOHM
CH 402
1 KOHM 5%
0.1 UF
V
10% X5R 402
0.1 UF
V
10%
402
X5R
CH
5% 402
0 OHM
CH
0 OHM 5% 402
X818336-001 BGA_
X818336-001 BGA_ 13 OF 17 IC
4.99 KOHM
402
1% CH
V_MEM
V
X5R
10%
0.1 UF
402
R6F6 R7E
C5E
R6T
R6T
C5E
C5E
C5E
R6U U5U
R7T7 R7R
R5U
C4E
C4E
R4E
R4E
U5E
FT3T
FT3R
R5T
C5T36 (^15 17 19 )
24
14 15 16 17 18 19 20 21 14 15 16 17 18 19 20 21 14 16 18 20
61
61
24
25
24
23
23 23
24
22 22
25
24
24
24 24
61
61
61
61
23
22
22
MEM_SCAN_BOT_EN
MEM_SCAN_BOT_EN_N
PEX_GPU_SB_L1_DP
MEM_RST
MEM_SCAN_EN
MEM_SCAN_TOP_EN
CPU_TEMP_N
CPU_TEMP_P
PEX_GPU_SB_L0_DP
GPU_CLK_DP_C
GPU_CLK_DN_C
GPU_RST_DONE
PEX_GPU_SB_L0_DN
GPU_PIX_CLK_1X
GPU_VSYNC_OUT
GPU_HSYNC_OUT
PEX_GPU_SB_L1_DN
PIX_CLK_2X_DP
PIX_CLK_2X_DN
GPU_RST_N
PEX_SB_GPU_L1_DN
PEX_SB_GPU_L1_DP
PEX_SB_GPU_L0_DP
PEX_SB_GPU_L0_DN
GPU_TEMP_P
EDRAM_TEMP_P
GPU_TEMP_N
EDRAM_TEMP_N
MEM_CALA MEM_CALB
PEX_GPU_SB_L1_DP_C
PEX_GPU_SB_L0_DP_C
GPU_CLK_DN_R
PEX_GPU_SB_L1_DN_C
PEX_GPU_SB_L0_DN_C
PEX_RCAL
PIX_DATA<14..0>
GPU_CLK_DN
GPU_CLK_DP
GPU_CLK_DP_R
1
2
1
2
1 2
1
2
1
2
1 2
1 2
1 2
2
1
4
5
3
1
2
2
1
2
1
2
1
1 2
1 2 1 2
1 2
M
D
U
H
H
H
J
K
K
K
L
F F F
G
G
L
M
J
N
N
U
U
W
W
T T
V
V
V
P
P
R
R
AE
AF
AB
AD
AG
W
M
V
V
M
L
1
1
1
2
DRAWING
OUT
OUT
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
OUT
OUT
OUT
OUT
OUT
OUT
OUT
NC
A
VCC
GND
Y
OUT
OUT
OUT
IN
OUT
GCPU VERSION 1
ED_THERMD_N
CPU_THERMD_P
CPU_THERMD_N
ED_THERMD_P
NB_THERMD_P
NB_THERMD_N
MEM_CALA MEM_CALB
PEX_RCAL
PIX_CLK_IN_DP PIX_CLK_IN_DN
PEX_RX0_DN
PEX_RX0_DP
PEX_RX1_DN
PEX_RX1_DP
RST_IN_N*
NB_CLK_DN
NB_CLK_DP
MEM_SCAN_OEN_B
MEM_SCAN_OEN_A
MEM_SCAN_EN
MEM_RST
HSYNC_OUT
VSYNC_OUT
PIX_DATA
PIX_DATA PIX_DATA
PIX_DATA
PIX_DATA PIX_DATA
PIX_DATA
PIX_DATA
PIX_DATA
PIX_DATA PIX_DATA
PIX_DATA
PIX_DATA
PIX_DATA
PIX_DATA
PIX_CLK_OUT
PEX_TX0_DN
PEX_TX0_DP
PEX_TX1_DN
PEX_TX1_DP
RST_DONE
OUT
OUT
OUT
FTP
FTP
OUT
OUT
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
GCPU, EEPROM + JTAG
[PAGE_TITLE=GCPU, EEPROM + JTAG]
Fri Jan 04 12:07:12 2013 STINGRAY 5/74 5/74 C 1.
402
EMPTY
5%
10 KOHM
DEVKIT
V_MEM
1 KOHM 5% 402 CH
DEVKIT
402
16 V EMPTY
0.01 UF 10%
DEVKIT
402
5%
100 OHM
EMPTY
DEVKIT
5% EMPTY 402
100 OHM
DEVKIT
EMPTY 402
200 OHM 5%
DEVKIT 5% CH
0 OHM DEVKIT^402
402
1 KOHM 5% CH
DEVKIT
1 KOHM 5% 402 CH
DEVKIT
IC
BGA_
17 of 17
X818336-
TP
V_MEM
100 OHM
EMPTY
5%
402
DEVKIT
V_MEM V_MEM
V_MEM
0.1 UF
402
X5R
6.3 V
10%
DEVKIT
X800552-
EMPTY
DEVKIT
V_MEM
5%
10 KOHM
CH 402
DEVKIT
R4R
R4P
C3C
R4C8 R3C
R4C
R3C
R4R
FT4P
FT4P
FT4P
FT4P
FT4P
FT4R
FT4P
R4R
U5E DB4R
R4R
C4P
U4P
R4R
65
65
65
65 65 65 65
65
65 65
65
65 65
GPU_SROM_SI
GPU_SROM_SCLK_R
GPU_SROM_WP_N
GPU_SROM_SCLK
CPU_TCLK
CPU_TDO
CPU_TDI
CPU_TMS
GPU_SROM_CS
GPU_SROM_SO
CPU_TRST_N_R
GPU_SROM_SO_R
GPU_SROM_CS_N_R
GPU_SROM_EN
CPU_TRST_N
GPU_TRST_N
GPU_TRST_ED_N 1
1
1
1
1
1
1
1
C
B
B
B A
R
U
D
E
D
E
E
1
1 4
7
6
5 2
8
3
DRAWING
OUT
IN
IN
IN
IN
OUT
OUT
OUT
FTP
FTP
FTP
FTP
FTP
FTP
FTP
GCPU VERSION 1
GPU_TRST_B GPU_TRST_ED_B
CPU_TCLK CPU_TDO
CPU_TRST_B
SROM_EN
SROM_CS
SROM_SCLK
SROM_SO
SROM_SI
CPU_TDI CPU_TMS
OUT
OUT
OUT
OUT
OUT AT25020A
SDI
SCK
HOLD_N* CS_N* WP_N*
VCC
SDO
GND
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
GCPU, POWER
6 OF 17 IC
V_CPUEDRAM V_CPUEDRAM
7 OF 17 IC
9 OF 17 IC
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
[PAGE_TITLE=GCPU, POWER] D B C A B D C A
REV
CONFIDENTIAL MICROSOFT
PROJECT NAME PAGE CSA FAB
- [PAGE_TITLE=GCPU, POWER] Fri Jan 04 12:07:12 2013 STINGRAY 7/74 7/74 C 1. - X818336-001 BGA_ V_CPUVCS V_CPUVCS V_CPUCORE V_CPUCORE V_CPUCORE - X818336-001 BGA_ V_MEM - X818336-001 BGA_ 8 OF 17 IC - BGA_ IC - 10 OF - X818336- - X818336-001 BGA_ - U5E V_MEM V_CPUCORE - U5E - U5E - U5E - U5E - N - P - P - R - T - T - U
- A - A
- B
- C - C
- D
- E - E - F - V - G - G - H - H - J - K - K - L - M - M - V - W - F - G - G - G - G - H - H - H - J - J - AM - K - L - L - M - M - N - P - P - R - T - AM - T - V - V - W - W - Y - AA - AA - AB - AB - AM - AC - AD - AD - AE - AE - AF - AF - AF - AF - AF - AM - AG - AG - AG - AG - AG - AG - AG - AG - AG - AG - AM - AG - AH - AH - AH - AH - AH - AH - AH - AH - AH - AM - AH - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AN - AJ - AK - AK - AK - AK - AL - AL - AL - AL - AL - AN - AL - AL - AL - AL - AL - AL - AM - AM - A - B - AM - C - C - C - D - D - D - D - E - E - F - AM - AP - AP - AD - AD - AD - AD - AD - R - T - U - W - Y - Y - Y - Y - AD - Y - Y - Y
- AA
- AA - AA - AA - AA - AA - AA - AD - AA - AA - AA - AA
- AB - AB - AB - AB - AB - AC - AE - AC - AC - AC - AC - AC - AC - AC - AC - AC - AC - AE - AF - P - P - P - P - P - P - P - R - A - A - A - A - A - B - B - B - B - B - B - C - C - C - C - C - D - D - D - D - D - D - D - E - E - E - E - E - E - F - F - F - F - F - F - F - G - G - G - G - G - G - H - H - H - H - H - H - H - J - J - J - J - J - J - J - J - K - K - K - K - K - K - K - K - L - L - L - L - L - L - L - L - M - M - M - M - M - M - M - M - N - N - N - N - N - N - N - N - P - R - R - AE - R - R - R - R - R - T - T - T - T - T - AE - T - T - T - U - U - U - U - U - U - U - AF - U - V - V - V - V - V - V - V - V - W - AF - W - W - W - W - W - W - W - Y - Y - Y - AF - Y - Y - Y - Y - Y - AA - AA - AA - AA - AA - AF - AA - AA - AB - AB - AB - AB - AB - AB - AB - AB - AF - AC - AC - AC - AC - AC - AC - AC - AD - AD - AD - AF - AD - AD - AD - AD - AD - AE - AE - AE - AE - AE - AF - AF - GCPU VERSION DRAWING - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - V_CS - GCPU VERSION - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - V_MEM - GCPU VERSION - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - V_EDRAM - GCPU VERSION - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - VDD_CORE - GCPU VERSION - VDD_CORE46 VDD_CORE - VDD_CORE47 VDD_CORE - VDD_CORE48 VDD_CORE - VDD_CORE49 VDD_CORE - VDD_CORE50 VDD_CORE - VDD_CORE51 VDD_CORE - VDD_CORE52 VDD_CORE - VDD_CORE53 VDD_CORE - VDD_CORE54 VDD_CORE - VDD_CORE55 VDD_CORE - VDD_CORE56 VDD_CORE - VDD_CORE57 VDD_CORE - VDD_CORE58 VDD_CORE - VDD_CORE59 VDD_CORE - VDD_CORE60 VDD_CORE - VDD_CORE61 VDD_CORE - VDD_CORE62 VDD_CORE - VDD_CORE63 VDD_CORE - VDD_CORE64 VDD_CORE - VDD_CORE65 VDD_CORE - VDD_CORE66 VDD_CORE - VDD_CORE67 VDD_CORE - VDD_CORE68 VDD_CORE - VDD_CORE69 VDD_CORE - VDD_CORE70 VDD_CORE - VDD_CORE71 VDD_CORE - VDD_CORE72 VDD_CORE - VDD_CORE73 VDD_CORE - VDD_CORE74 VDD_CORE - VDD_CORE75 VDD_CORE - VDD_CORE76 VDD_CORE - VDD_CORE77 VDD_CORE - VDD_CORE78 VDD_CORE - VDD_CORE79 VDD_CORE - VDD_CORE80 VDD_CORE - VDD_CORE81 VDD_CORE - VDD_CORE82 VDD_CORE - VDD_CORE83 VDD_CORE - VDD_CORE84 VDD_CORE - VDD_CORE85 VDD_CORE - VDD_CORE86 VDD_CORE - VDD_CORE87 VDD_CORE - VDD_CORE88 VDD_CORE - VDD_CORE89 VDD_CORE - VDD_CORE90 VDD_CORE - VDD_CORE91 VDD_CORE - 8/ GCPU, POWER - STINGRAY 8/74 C 1. - Fri Jan 04 12:07:12 - X818336-001 BGA_
- X818336-001 BGA_ 13 OF 17 IC - X818336- 11 OF 17 IC - 12 OF - BGA_ - U5E IC
- U5E - U5E - A - A - A - A - A - A - A - A - B - B - B - B - B - B - B - B - C - C - C - C - C - C - C - C - C - D - D - D - D - D - D - D - D - D - D - E - E - E - E - E - E - E - E - E - E - F - F - F - F - F - F - F - F - F - F - F - F - G - G - G - G - G - G - G - G - G - G - G - G - H - H - H - H - H - H - H - H - H - H - H - H - J - J - J - J - J - J - J - J - J - J - J - J
- AC
- AC
- AC
- AD
- AD
- AD
- AD
- AD
- AD
- AD - AM
- AD
- AE
- AE
- AE
- AE
- AE - AM
- AE
- AE
- AE
- AE
- AE
- AE
- AF
- AF - AM
- AF
- AF
- AF
- AF - AF - AF - AF - AF - AF - AF - AM - AG - AG - AG - AG - AG - AG - AG - AG - AG - AG - AM - AG - AG - AG - AG - AG - AG - AH - AH - AH - AH - AM - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AJ - AM - AJ - AK - AK - AK - AL - AL - AL - AL - AL - AL - AN - AL - AL - AL - AL - AL - AL - Y - AM
- AA
- AA
- AA
- AA
- AA
- AA
- AA
- AA
- AA
- AA - AM
- AB
- AB
- AB
- AB
- AB
- AB
- AB
- AB
- AC
- AC
- AC
- AC
- AC
- AC
- AC - AM - AP - AP - K - K - K - K - K - K - K - K - K - K - K - L - L - L - L - L - L - L - L - L - L - L - L - L - M - M - M - M - M - M - M - M - M - M - N - N - N - N - N - N - N - N - N - N - N - N - N - P - P - P - P - P - P - P - P - P - P - P - P - R - R - R - R - R - R - R - R - R - R - R - T - T - T - T - T - T - T - T - T - T - T - T - T - T - U - U - U - U - U - U - U - U - U - U - U - U - V - V - V - V - V - V - V - V - V - V - V - W - W - W - W - W - W - W - W - W - W - W - W - Y - Y - Y - Y - Y - Y - Y - Y - Y - Y - Y - GCPU VERSION DRAWING - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - GCPU VERSION - VSS - VSS130 VSS - VSS129 VSS - VSS128 VSS - VSS127 VSS - VSS126 VSS - VSS125 VSS - VSS124 VSS - VSS123 VSS - VSS122 VSS - VSS121 VSS - VSS120 VSS - VSS119 VSS - VSS118 VSS - VSS117 VSS - VSS116 VSS - VSS115 VSS - VSS114 VSS - VSS113 VSS - VSS112 VSS - VSS111 VSS - VSS110 VSS - VSS109 VSS - VSS108 VSS - VSS107 VSS - VSS106 VSS - VSS105 VSS - VSS104 VSS - VSS103 VSS - VSS102 VSS - VSS101 VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS74 VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - VSS - GCPU VERSION - VSS260 VSS - VSS259 VSS - VSS258 VSS - VSS257 VSS - VSS256 VSS - VSS255 VSS - VSS254 VSS - VSS253 VSS - VSS252 VSS - VSS251 VSS - VSS250 VSS - VSS249 VSS - VSS248 VSS - VSS247 VSS - VSS246 VSS - VSS245 VSS - VSS244 VSS - VSS243 VSS - VSS242 VSS - VSS241 VSS - VSS240 VSS - VSS239 VSS - VSS238 VSS - VSS237 VSS - VSS236 VSS - VSS235 VSS - VSS234 VSS - VSS233 VSS - VSS232 VSS - VSS231 VSS - VSS230 VSS - VSS229 VSS - VSS228 VSS - VSS227 VSS - VSS226 VSS - VSS225 VSS - VSS224 VSS - VSS223 VSS - VSS222 VSS - VSS221 VSS - VSS220 VSS - VSS219 VSS - VSS218 VSS - VSS217 VSS - VSS216 VSS - VSS215 VSS - VSS214 VSS - VSS213 VSS - VSS212 VSS - VSS211 VSS - VSS210 VSS - VSS209 VSS - VSS208 VSS - VSS207 VSS - VSS206 VSS - VSS205 VSS - VSS204 VSS - VSS203 VSS - VSS202 VSS - VSS201 VSS - VSS200 VSS - VSS199 VSS - VSS198 VSS - VSS197 VSS - VSS196 VSS
[PAGE_TITLE=GCPU, DECOUPLING]
GCPU, DECOUPLING
STINGRAY 10/74 C 1.
Fri Jan 04 12:07:13 2013
X5R 402
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 10% 6.3 V
402
X5R
0.1 UF 10% 6.3 V
402
X5R
0.1 UF 10% 6.3 V
0.1 UF
402
X5R
10% 6.3 V
X5R 402
0.1 UF 10% 6.3 V
X5R
0.1 UF 10% 6.3 V 402
402
X5R
0.1 UF 6.3 V
10%
0.1 UF
402
X5R
10% 6.3 V
0.1 UF
402
10% X5R
6.3 V
0.1 UF
402
X5R
6.3 V
10%
402
X5R
6.3 V
0.1 UF 10%
X5R 402
0.1 UF 10% 6.3 V
402
X5R
0.1 UF 10% 6.3 V
402
X5R
0.1 UF 10% 6.3 V
0.1 UF
402
X5R
10% 6.3 V
402
X5R
0.1 UF 10% 6.3 V
V_CPUCORE
0.1 UF X5R 402
10% 6.3 V
0.1 UF
402
X5R
6.3 V
10%
402
X5R
6.3 V
0.1 UF 10%
402
X5R
6.3 V
0.1 UF10%
0.1 UF X5R 402
10% 6.3 V
X5R 402
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 10% 6.3 V
X5R 402
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 6.3 V
10%
X5R 402
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 6.3 V
10%
X5R 402
0.1 UF 6.3 V
10%
402
X5R
6.3 V
0.1 UF 10%
402
X5R
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 10% 6.3 V
402
X5R
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 10% 6.3 V
X5R 402
6.3 V
0.1 UF10%
0.1 UF
402
X5R
10% 6.3 V 402
X5R
0.1 UF 6.3 V
10%
X5R 402
0.1 UF 10% 6.3 V 402
X5R
0.1 UF 6.3 V
10%
402
X5R
6.3 V
0.1 UF 10%
0.1 UF
402
X5R
10% 6.3 V
402
X5R
0.1 UF 6.3 V
10%
0.1 UF
402
X5R
10% 6.3 V
0.1 UF X5R 402
10% 6.3 V
402
X5R
6.3 V
0.1 UF 10%
0.1 UF X5R 402
10% 6.3 V X5R 402
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 10% 6.3 V
C5T
C5R
C6T
C5R
C5R
C6R
C6T
C5R
C5R
C5R
C5R
C6T
C5R
C5R
C5R
C5R
C6R
C6R
C5T
C5R
C5R
C6T
C6R20 C6R
C5T
C6R
C6R
C6T
C6R
C5R
C5R
C5R
C6R
C5R
C6R42 C5R
C6R
C6T12 C6R
C5T11 C6R
C5R
C6R
C5R
C6R
C6R
C6T
C5R33 C5T
C5R
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2 1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2 1 2
1 2
1 2 1 2
1 2 1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2 1 2
1 2
DRAWING
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
GCPU, DECOUPLING
[PAGE_TITLE=GCPU, DECOUPLING] (^) Fri Jan 04 12:07:13 2013 STINGRAY 11/74 11/74 C 1.
402
0.1 UF X5R
10% 6.3 V
0.1 UF X5R 402
10% 6.3 V
X5R 402
0.1 UF 6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
402
X5R
0.1 UF10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
402
0.1 UF 10% X5R
6.3 V
402
X5R
6.3 V
0.1 UF 10%
0.1 UF X5R 402
6.3 V
10%
0.1 UF X5R 402
6.3 V
10%
10%
402
0.1 UF X5R
6.3 V
0.1 UF X5R 402
6.3 V
10%
X5R 402
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 6.3 V
10%
0.1 UF X5R 402
10% 6.3 V
X5R 402
0.1 UF 10% 6.3 V
0.1 UF
402
X5R
6.3 V
10%
X5R 402
0.1 UF 10% 6.3 V
0.1 UF
402
X5R
10% 6.3 V
402
X5R
0.1 UF 6.3 V
10%
402
X5R
6.3 V
0.1 UF 10%
402
X5R
0.1 UF 6.3 V
10%
X5R 402
6.3 V
0.1 UF 10%
0.1 UF
402
X5R
10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
0.1 UF
402
6.3 V
10% X5R
0.1 UF X5R 402
6.3 V
10%
0.1 UF
402
X5R
10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
0.1 UF
402
X5R
10% 6.3 V
402
X5R
6.3 V
0.1 UF 10%
0.1 UF
402
X5R
10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
X5R 402
0.1 UF 10% 6.3 V
X5R 402
0.1 UF 10% 6.3 V
0.1 UF
402
X5R
10% 6.3 V
402
X5R
0.1 UF 6.3 V
10%
0.1 UF 10% X5R 402
6.3 V
0.1 UF X5R 402
10% 6.3 V
X5R 402
6.3 V
0.1 UF 10%
0.1 UF X5R 402
10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
0.1 UF X5R
10%
402
6.3 V
0.1 UF
402
X5R
10% 6.3 V
0.1 UF X5R
10% 6.3 V 402
0.1 UF X5R 402
10% 6.3 V
402
X5R
6.3 V
0.1 UF 10%
0.1 UF 10% X5R 402
6.3 V
0.1 UF X5R 402
10% 6.3 V
0.1 UF X5R 402
6.3 V
10%
0.1 UF X5R 402
10% 6.3 V
402
X5R
0.1 UF 6.3 V
10%
402
X5R
0.1 UF 6.3 V
10%
V_CPUCORE
402
0.1 UF X5R
6.3 V
10%
0.1 UF
402
X5R
6.3 V
10%
C5R
C5R
C5R
C5R
C5R
C5R
C6R
C5R
C6R
C6T
C5T
C6T
C5R
C5R
C6T
C6T
C6R
C6R
C6R
C5T
C5R
C5R
C5T
C5T
C6T
C6R
C5R
C5R
C6T
C6R
C5R
C6R
C6R
C5T
C5R
C5T
C5T
C6R
C6R40 C6T
C6R
C6T
C6R
C6T
C6T
C5T
C6T
C5T
C6R
C5R
C6R
C6R
C5T
C5T
C6T
C5R
C6R
C6T
C6R
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2 1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
DRAWING
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
74% 1.54KOHM
MEMORY CONTROLLER D, DECOUPLING
MEMORY CONTROLLER C, DECOUPLING
GPU, MEMORY CONTROLLER 1 PARTITION C & D
GPU MEM VREF RESISTOR VALUE
R6T4, R6T1, R5T3, R5T
NEED TO VREF RESISTOR VALUES
73% 1.47KOHM
72% 1.40KOHM (^) WITH MEM TEAM FOR USAGE.
70% 1.27KOHM
[PAGE_TITLE=[GPU, MEMORY CONTROLLER C + D]
TO CHANGE GPU VREF, CHANGE THESE RESISTORS TO MATCH THE TABLE
THESE ARE THE GPU VREFS NEEDED FOR VARIOUS MEMORIES. CONSULT
N: GPU VREF SET INTERNALLY BY DEFAULT. EXTERNAL RESISTOR DIVIDER USED TO MANUALLY SET GPU VREF VOLTAGE.
STINGRAY 13/74 C 1.
Fri Jan 04 12:07:14 2013
1%
1.27 KOHM
EMPTY 402
549 OHM 1% EMPTY 402
11
V_MEM
11
0.1 UF 10% 6.3 V X5R 402
0.1 UF
402
X5R
10% 6.3 V
0.1 UF 6.3 V
10%
402
X5R
0.1 UF
X5R 402
10% 6.3 V
0.1 UF
402
X5R
6.3 V
10%
0.1 UF 10% 6.3 V X5R 402
0.1 UF 10% 6.3 V 402
X5R
0.1 UF 10% 6.3 V X5R 402
V_MEM
1 0
0
2
1
4.75 KOHM 1% 402 CH
2
1% CH
4.75 KOHM 402
1% 402 CH
4.75 KOHM
5
1 OF 17 IC
X818336-001 BGA_
X818336-001 BGA_
2 OF 17
X818336-001 BGA_
IC
3
4
7
1% EMPTY 402
1.27 KOHM
1%
549 OHM
402
EMPTY
6
9
10
V_MEM
8
0.1 UF
402
X5R
10% 6.3 V
0.1 UF
402
X5R
6.3 V
10%
4.7 UF 10% X5R
6.3 V 603
10%
0.1 UF 6.3 V X5R 402
0.1 UF 10% 6.3 V X5R 402
0.1 UF 10%
402
X5R
6.3 V
10% 6.3 V
0.1 UF
X5R 402
0.1 UF
402
X5R
10% 6.3 V 6.3 V
0.1 UF
X5R 402
10%
V_MEM
1 0
2
0
1
2
5 4 3
7 6
9
10
8
R5T
R5T
C6T26 C5T42 C5T
C5T48 C5T
C5T
C6T31 C5T
R6T
R5T
R5T
U5E1 U5E
R5T
R5T
C5T50 C5T
C5U2 C5T
C6T33 C5T
C5T41 C6T28 C5T
2120
2120
2120
2120 2120
2120
2120
2120
2120
2120
2120
2120
212013 2120
2120
2120
2120
212013 2120
2120
2120
2120
2120
2120
2120
2120
2120
18
18
19
19
2120
2120
2120 2120
2120
2120
2120
2120
20
2120
2120 2120
2120
2120
2120
2120
2120
2120
20
212013
212013
191813
191813
191813
191813
20
20 21
20 21
20 21
20 21
20 21
18
18 19
18 19
18 19
18 19
18 19
21
1918
1918 1918
1918
1918
1918
191813
191813
1918 1918
1918
1918 1918 1918
1918 1918
191813
191813 1918
1918
1918 1918
1918
1918
1918
1918
1918
1918
1918
1918 1918
1918
1918
1918
1918
1918
1918 1918
1918 1918
1918
1918
1918
1918
21
20 21
20 21
18 19
18 19
MC_VREF MD_VREF
MD_DM
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_WDQS
MD_RDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MC_CLK0_DN
MC_CLK0_DP
MC_CLK1_DN
MC_CLK1_DP
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_RDQS
MD_CLK0_DN
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_CLK0_DP
MD_WDQS
MD_DQ
MC_WDQS
MC_WDQS
MC_DQ
MC_DQ
MD_CS0_N
MD_CS1_N
MD_RAS_N
MD_CAS_N
MD_WE_N
MD_CKE
MC_CS0_N
MC_CS1_N
MC_RAS_N
MC_CAS_N
MC_WE_N
MC_CKE
MD_CLK1_DP
MC_RDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DM
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_RDQS
MC_DM
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_RDQS
MC_DQ
MC_DM
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_RDQS
MC_DQ
MC_DM
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MD_CLK1_DN
MD_BA<2..0>
MD_A<11..0>
MC_BA<2..0>
MC_A<11..0>
AP
AP
AN
AM
AH
AH
AN
AN
AP
AK
AK
AP
AH AM
AH AJ AJ AK
AM AL
AM
AP AP AP AN AN AP
AN AP AN AL
AK
AL AP AP AN
AJ AH AK AJ AK AK
AK AH
AN
AM
AH
AH
AK AP
AJ AK AL AM
AP
AP
AK AN AK
AK AK AN AH AH AN AP AN
AK AN AN
AM AN
AH
AP
AP
AH
AN
AE
AN
AP
AK
AK
AF
AH AM
AN AN AK AN
AP AM
AN
AN AL AL AN AM AP
AP AL AN AM
AK
AN AN AP AN
AJ AJ AK AH AK AK
AK AN
AP
AN
AH
AN
AJ AM
AP AP AP AP
AG
AG
AL AM AF
AJ AP AK AL AP AK AJ AH
AE AH AE
AF AG
DRAWING
OUT
IN
OUT
BI
BI
OUT
BI
BI
BI
BI
BI
BI
OUT
OUT
IN
BI
BI
BI
BI
BI
BI
BI
BI
OUT
IN
OUT
BI
BI
OUT
OUT
OUT
OUT
OUT
BI
BI
BI
BI
BI
BI
OUT
IN
OUT
OUT
BI
BI
BI
BI
BI
BI
BI
BI
OUT
OUT
OUT
BI
OUT
OUT
BI
BI
GCPU VERSION
MD_DM
MD_DQ
MD_DQ MD_DQ
MD_A
MD_A
MD_WDQS
MD_WDQS MD_RDQS MD_DM
MD_A MD_A MD_A MD_A
MD_BA MD_BA MD_BA
MD_DQ
MD_VREF
MD_DM
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ3 MD_CS0_N*
MD_DQ4 MD_CS1_N*
MD_DQ5 MD_RAS_N*
MD_DQ
MD_DQ7 MD_WE_N*
MD_CKE
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_A
MD_A
MD_RDQS2 MD_A
MD_A
MD_DQ16 MD_A
MD_DQ17 MD_A
MD_DQ18 MD_A
MD_DQ
MD_DQ20 MD_CLK0_DN
MD_DQ21 MD_CLK0_DP
MD_DQ
MD_DQ
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_CLK1_DN
MD_CLK1_DP
MD_CAS_N*
GCPU VERSION 1
MC_VREF
MC_DM
MC_RDQS
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ3 MC_CS0_N*
MC_DQ4 MC_CS1_N*
MC_DQ5 MC_RAS_N*
MC_DQ6 MC_CAS_N*
MC_DQ7 MC_WE_N*
MC_CKE
MC_DM
MC_RDQS1 MC_BA
MC_WDQS1 MC_BA
MC_DQ8 MC_BA
MC_DQ
MC_DQ10 MC_A
MC_DQ11 MC_A
MC_DQ12 MC_A
MC_DQ13 MC_A
MC_DQ14 MC_A
MC_DQ15 MC_A
MC_A
MC_DM2 MC_A
MC_RDQS2 MC_A
MC_WDQS2 MC_A
MC_DQ16 MC_A
MC_DQ17 MC_A
MC_DQ18 MC_A
MC_DQ
MC_DQ20 MC_CLK0_DN
MC_DQ21 MC_CLK0_DP
MC_DQ22 MC_CLK1_DN
MC_DQ23 MC_CLK1_DP
MC_DM
MC_RDQS
MC_WDQS
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
OUT
IN
BI
BI
BI
BI
OUT
OUT
BI
BI
BI
BI
BI
BI
BI
IN
OUT
OUT
BI
BI
BI
BI
BI
IN
BI
OUT
OUT
BI
BI
BI
BI
BI
BI
IN
BI
OUT
OUT
BI
BI
BI
BI
BI
BI
BI
BI
OUT
OUT
D
B
C
AB
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
CHIP SELECT = 0, MIRROR FUNCTION = 0
MEMORY PARTITION A, TOP
MEM VREF RESISTOR VALUE 69% 1.21KOHM 70% 1.27KOHM 72% 1.40KOHM
FOR VARIOUS MEMORIES. CONSULT
RAM CONFIGS.
TO J3 TO SUPPORT 1G
MX_CS1_N CONNECTED
MEMORY A, TOP, DECOUPLING
R7T4, R7E7, R7R4, R7D5, R5U4, R5F2, R6U4, R6F
[PAGE_TITLE=MEMORY PARTITION A, TOP]
WITH MEM TEAM FOR USAGE.
THESE ARE THE MEM VREFS NEEDED
TO CHANGE MEM VREF, CHANGE THESE RESISTORS TO MATCH THE TABLE
PARTITION A DECOUPLING
STINGRAY 14/74 C 1.
Fri Jan 04 12:07:14 2013
402
CH
1%
60.4 OHM
V_MEM
402
CH
60.4 OHM 1%
603
10%
4.7 UF 6.3 V X5R
V_MEM V_MEM
402
X5R
10% 6.3 V
0.1 UF 6.3 V
10% X5R 402
0.1 UF
X802980-
EMPTY
6.3 V X5R 402
10%
0.1 UF 6.3 V
10% X5R 402
0.1 UF
402
X5R
10% 6.3 V
0.1 UF 6.3 V
10% X5R 402
0.1 UF
402
X5R
10% 6.3 V
0.1 UF 6.3 V
10% X5R 402
0.1 UF
V_MEM
R7T4 X801176-001 CH RES,1.47KOHM GDDR_TOP_HYNIX PACK_IGNORE=TRUE
U7E1 X857474-001 IC IC,MEM,WINBOND GDDR_TOP_WINBONDPACK_IGNORE=TRUE
U7E1 X801995-018 IC IC,MEM,SAMSUNG GDDR_TOP_SAMSUNGPACK_IGNORE=TRUE
U7E1 X801996-024 IC IC,MEM,HYNIX GDDR_TOP_HYNIXPACK_IGNORE=TRUE
GDDR_TOP_SAMSUNG&GDDR_TOP_WINBOND
1.27 KOHM 1%
402
CH 6.3 V X5R 402
10%
0.1 UF
CH
549 OHM 1%
402
V_MEM
1 0
BOM_IGNORE=TRUE EMPTY
X802980-
2
0
2 1
4 3
5
7 6
9 8
10
11
CH 402
243 OHM 1%
R7E5 R7E
C7E
C7E14 C7E
U7E
C7E6 C7E5 C7E13 C7E10 C7E4 C7E
R7T
C7T
R7T
U7E
R7E
12 15
12 15 12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12 15
12
12 15 12 15
12 15
12 15
12 15
12 15
1512
19181716154 2120
15
1514
1512 12
2018164
1512
1512
1512
19181716154 2120
12
12 15
12 15
12 15
12 15
12 15
12 15 12 15
12 15
12 15 12 15
12 15
12 15
14 15
12 15
12 15
12 15
1512
1512
MA_ZQ_TOP
MA_DQ
MA_RDQS
MA_DM
MA_WDQS
MA_DM
MA_RDQS
MA_WDQS
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_RDQS
MA_WDQS
MA_DM
MA_RDQS
MA_WDQS
MA_DQ
MA_CLK0_DP
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_CS1_N
MEM_SCAN_EN
MEM_A_VREF
MEM_A_VREF
MA_RAS_N
MA_CS0_N
MEM_SCAN_TOP_EN
MA_CAS_N
MA_WE_N
MA_CKE
MEM_RST
MA_CLK0_DN
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MA_DQ
MEM_A_VREF
MA_DM
MA_DQ
MA_DQ
MA_BA<2..0>
MA_A<11..0>
T
T T T P P P P
L
L
G
G D D D D B B B B
J
J
V L L G G A V A
V R R R R N N V N N J J E E E E C C C C
AA
AA
AK
K
V M M V F F A A
AH
P
P
D
D
H H
V
V
P
P
D
D
H
AB
B
G F F E
T T
C
R R M N L M
T T R R
C
M N L M
G F F E C C
B B
N
N
E
E
F J
J J
H
F
H G G
M K L K H K M K
J L K
H K
DRAWING
BI
OUT
IN
IN
IN
OUT
IN
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
IN
OUT
IN
BI
IN
BI
BI
BI
BI
BI
BI
GDDR136 (1Gbit)
VDDQ<21> MF=
VDDQ<18> VSSQ<18>
VDDQ<11>
VDDQ<16> VSSQ<16>
VSSQ<19>
VSS<0>
VSS<1>
VSS<2>
VSS<3>
VSS<4>
VSS<5>
VSS<6>
VSS<7>
VSSQ<0>
VSSQ<1>
VSSQ<2>
VSSQ<3>
VSSQ<4>
VSSQ<5>
VSSQ<6>
VSSQ<7>
VSSQ<8>
VSSQ<9>
VSSQ<10>
VSSQ<11>
VSSQ<12>
VSSQ<13>
VSSQ<14>
VSSQ<15>
VSSQ<17>
VSSA<0>
VSSA<1>
VDDA<0>
VDDA<1>
VDD<0>
VDD<1>
VDD<2>
VDD<3>
VDD<4>
VDD<5>
VDD<6>
VDD<7>
VDDQ<0>
VDDQ<1>
VDDQ<2>
VDDQ<3>
VDDQ<4>
VDDQ<5>
VDDQ<6>
VDDQ<7>
VDDQ<8>
VDDQ<9>
VDDQ<10>
VDDQ<12>
VDDQ<13>
VDDQ<14>
VDDQ<15>
VDDQ<17>
VDDQ<19>
VDDQ<20>
IN
OUT
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
GDDR136 (1Gbit)
MF=
RESET
CLK_DP CLK_DN
SCAN_EN
VREF VREF
A11/A A10/A A9/A A8/A A7/A A6/A A5/A A4/A A3/A A2/A A1/A A0/A
BA2/RAS_N BA1/BA BA0/BA
CKE/WE_N WE_N/CKE CAS_N/CS_N RAS_N/BA CS_N/CAS_N
MF
DQ DQ DQ DQ
DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
ZQ
DQ
DQ DQ
A12 (1Gbit only, dual-load)
CS1_N (1Gbit only, single-load)
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
BI
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MEMORY PARTITION B, TOP
CHIP SELECT = 0, MIRROR FUNCTION = 0
[PAGE_TITLE=MEMORY PARITION B, TOP]
PARTITION B DECOUPLING
MEMORY B, TOP, DECOUPLING
STINGRAY 16/74 C 1.
Fri Jan 04 12:07:15 2013
X5R
10%
402
0.1 UF 6.3 V
V_MEM
0.1 UF
X5R 402
6.3 V
10%
BOM_IGNORE=TRUE
X802980-
EMPTY
0
2 1
0.1 UF
X5R 402
6.3 V
10%
0
1
2
3
4
5
7 6
8
9
X802980-
EMPTY
11 10
402
1% CH
60.4 OHM
V_MEM
402
1% CH
60.4 OHM
243 OHM
CH
1%
402
X5R
10% 6.3 V
4.7 UF
603
V_MEM
0.1 UF 10% 6.3 V 402
X5R
0.1 UF
X5R 402
10% 6.3 V
V_MEM
0.1 UF 10% 6.3 V X5R 402
R7R4 X801176-001 CH RES,1.47KOHM GDDR_TOP_HYNIX PACK_IGNORE=TRUE
U7D1 X857474-001 IC IC,MEM,WINBOND GDDR_TOP_WINBONDPACK_IGNORE=TRUE
U7D1 X801996-024 IC IC,MEM,HYNIX GDDR_TOP_HYNIX PACK_IGNORE=TRUE
0.1 UF
X5R 402
6.3 V
10%
U7D1 X801995-018 IC IC,MEM,SAMSUNG GDDR_TOP_SAMSUNGPACK_IGNORE=TRUE
0.1 UF 10%
402
X5R
6.3 V
1.27 KOHM
CH
1%
402
GDDR_TOP_SAMSUNG&GDDR_TOP_WINBOND
402
1%
549 OHM
CH
0.1 UF
402
X5R
6.3 V
10%
V_MEM
C7R
C7D
U7D
C7D
U7D
R7D3 R7D
R7E
C7D
C7D13 C7D9 C7E3 C7E2 C7D
R7R
R7R
C7D
17
1716
19181715144 2120
2018144
1712
1712
1712 12
1712
19181715144 2120
12
12
12 17
12 17
12 17
12 17
12 17 12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17 12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17 12 17
12 17
12 17
12 17 12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
12 17
1712
16 17
1712
1712
MB_ZQ_TOP
MEM_B_VREF
MEM_B_VREF
MEM_SCAN_EN
MEM_SCAN_TOP_EN
MB_CAS_N
MB_WE_N
MB_RAS_N
MB_CS0_N
MB_CKE
MEM_RST
MB_CLK0_DN
MB_CLK0_DP
MB_DM
MB_RDQS
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_WDQS
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DM
MB_RDQS
MB_WDQS
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DM
MB_WDQS
MB_RDQS
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DM
MB_RDQS
MB_WDQS
MB_DQ
MB_CS1_N
MEM_B_VREF
MB_BA<2..0>
MB_A<11..0>
A
H
P
P
D
D
H H
V
V
P
P
D
D
H
AB
B
G F F E
T T
C
R R M
N
L M
T T R R
C
M N L M
G F F E C C
B B
N
N
E
E
F J
J J
H
F
H G G
M K L K H K M K
J L K
H K
T T T T P P P P L L G G D D D D B B B B
J J
V L L G G A V A
V R R R R N N V N N J J E E E E C C C C
AA
K K
V M M V F F A A
DRAWING
OUT
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
GDDR136 (1Gbit)
MF=
RESET
CLK_DP CLK_DN
SCAN_EN
VREF VREF
A11/A A10/A A9/A A8/A A7/A A6/A A5/A A4/A A3/A A2/A A1/A A0/A
BA2/RAS_N BA1/BA BA0/BA
CKE/WE_N WE_N/CKE CAS_N/CS_N RAS_N/BA CS_N/CAS_N
MF
DQ DQ DQ DQ
DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
ZQ
DQ
DQ DQ
A12 (1Gbit only, dual-load)
CS1_N (1Gbit only, single-load)
GDDR136 (1Gbit)
VDDQ<21> MF=
VDDQ<18> VSSQ<18>
VDDQ<11>
VDDQ<16> VSSQ<16>
VSSQ<19>
VSS<0>
VSS<1>
VSS<2>
VSS<3>
VSS<4>
VSS<5>
VSS<6>
VSS<7>
VSSQ<0>
VSSQ<1>
VSSQ<2>
VSSQ<3>
VSSQ<4>
VSSQ<5>
VSSQ<6>
VSSQ<7>
VSSQ<8>
VSSQ<9>
VSSQ<10>
VSSQ<11>
VSSQ<12>
VSSQ<13>
VSSQ<14>
VSSQ<15>
VSSQ<17>
VSSA<0>
VSSA<1>
VDDA<0>
VDDA<1>
VDD<0>
VDD<1>
VDD<2>
VDD<3>
VDD<4>
VDD<5>
VDD<6>
VDD<7>
VDDQ<0>
VDDQ<1>
VDDQ<2>
VDDQ<3>
VDDQ<4>
VDDQ<5>
VDDQ<6>
VDDQ<7>
VDDQ<8>
VDDQ<9>
VDDQ<10>
VDDQ<12>
VDDQ<13>
VDDQ<14>
VDDQ<15>
VDDQ<17>
VDDQ<19>
VDDQ<20>
IN
IN
OUT
BI
BI
BI
BI
BI
BI
BI
BI
IN
BI
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
BI
BI
BI
BI
BI
BI
BI
IN
IN
OUT
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
BI
IN
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MEMORY PARTITION B, BOTTOM
MEMORY B, BOTTOM, DECOUPLING
CHIP SELECT = 1, MIRROR FUNCTION = 1
[PAGE_TITLE=MEMORY PARITION B, BOTTOM] (^) Fri Jan 04 12:07:15 2013 STINGRAY 17/74 17/74 C 1.
CH
1%
402
1.27 KOHM
GDDR_TOP_SAMSUNG&GDDR_TOP_WINBOND
X5R
6.3 V
0.1 UF
402
10%
1%
402
CH
549 OHM
V_MEM
X5R 402
10% 6.3 V
0.1 UF
1
X5R 402
6.3 V
10%
0.1 UF
0
2
X802980-
BOM=GDDR_TOP EMPTY
0
2 1
4 3
5
6
6.3 V 402
X5R
10%
0.1 UF
7
8
9
10
11
CH
1%
402
60.4 OHM
V_MEM
CH
1%
60.4 OHM
402 EMPTY
X802980-
CH
1%
243 OHM
402
GDDR_BOTTOM
6.3 V X5R 402
10%
0.1 UF
V_MEM
6.3 V
10% X5R 402
0.1 UF
402
6.3 V X5R
10%
0.1 UF 10%
402
X5R
6.3 V
0.1 UF
R7D5 X801176-001 CH RES,1.47KOHM GDDR_TOP_HYNIX PACK_IGNORE=TRUE
U7R1 X857474-001 IC IC,MEM,WINBOND GDDR_BOT_WINBONDPACK_IGNORE=TRUE
U7R1 X801995-018 IC IC,MEM,SAMSUNG GDDR_BOT_SAMSUNGPACK_IGNORE=TRUE
U7R1 X801996-024 IC IC,MEM,HYNIX GDDR_BOT_HYNIX PACK_IGNORE=TRUE
6.3 V
10% X5R 402
0.1 UF
V_MEM
R7D
C7D
R7D
C7R5 C7R
U7R
C7R
R7R1 R7R
U7R
R7T
C7R7 C7R4 C7T2 C7T1 C7R
16 17
1615144 201918
21
12 12
1612 1612 1612 1612 1612
1615144 201918
21
1716 16
12 16 12 16
2119154
12 16 12 16 12 16
12 16 12 16 12 16 12 16 12 16 12 16 12 16
12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16
12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16
12 16
12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16 12 16
12 16
1612
1612
MEM_B_VREF
MEM_RST
MB_CLK1_DP
MB_CLK1_DN
MB_CKE
MB_WE_N
MB_CAS_N
MB_RAS_N
MB_CS1_N
MEM_SCAN_EN
MEM_B_VREF
MEM_B_VREF
MB_WDQS
MB_RDQS
MEM_SCAN_BOT_EN
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_WDQS
MB_RDQS
MB_DM
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_WDQS
MB_RDQS
MB_DM
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DM
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_DQ
MB_WDQS
MB_RDQS
MB_DM
MB_ZQ_BOT
MB_DQ
MB_BA<2..0>
MB_A<11..0>
AH
P
P
D
D
H H
V
V
P
P
D
D
H
AB
B
G F F
E
T
T
C
R R M N L M
T T R R
C
M N L M
G F F E C C
B B
N
N
E
E
F
J
J J
H
F
H
G
G
M
K
L
K H K
M
K
J
L
K
H K
T T T T P P P P L L G G D D D D B B B B
J J
V L L G G A V A
V R R R R N N V N N J J E E E E C C C C
AA
K K
V M M V F F A A
DRAWING
OUT
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
GDDR136 (1Gbit)
MF=
RESET
CLK_DP CLK_DN
A5/A A4/A
RAS_N/BA BA0/BA BA1/BA
WE_N/CKE CKE/WE_N CS_N/CAS_N BA2/RAS_N CAS_N/CS_N
SCAN_EN
VREF VREF
WDQS RDQS
A7/A A8/A A3/A A10/A A11/A A2/A A1/A A0/A A9/A A6/A
MF
DQ DQ DQ
DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ
DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
ZQ
DQ
A12 (1Gbit only, dual-load)
CS1_N (1Gbit only, single-load)
IN
GDDR136 (1Gbit)
VDDQ<21> MF=
VSSQ<19>
VDDQ<20> VDDQ<19>
VDDQ<11>
VDDQ<12>
VDDQ<10> VDDQ<9> VDDQ<8> VDDQ<7> VDDQ<6>
VSS<0>
VSS<1>
VSS<2>
VSS<3>
VSS<4>
VSS<5>
VSS<6>
VSS<7>
VSSQ<0>
VSSQ<1>
VSSQ<2>
VSSQ<3>
VSSQ<4>
VSSQ<5>
VSSQ<6>
VSSQ<7>
VSSQ<8>
VSSQ<9>
VSSQ<10>
VSSQ<11>
VSSQ<12>
VSSQ<13>
VSSQ<14>
VSSQ<15>
VSSQ<16>
VSSQ<17>
VSSQ<18>
VDD<3>
VDD<4>
VDD<5>
VDD<6>
VDD<7>
VDDQ<0>
VDDQ<1>
VDDQ<2>
VDDQ<3>
VDDQ<4>
VDDQ<5>
VDDQ<13>
VDDQ<14>
VDDQ<15>
VDDQ<16>
VDDQ<17>
VDDQ<18>
VSSA<0>
VSSA<1>
VDDA<0>
VDDA<1>
VDD<0>
VDD<1>
VDD<2>
OUT
IN
IN
BI
BI
BI
BI
BI
BI
BI
BI
IN
BI
BI
OUT
IN
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
BI
BI
BI
BI
BI
IN
BI
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MEMORY PARTITION C, BOTTOM
CHIP SELECT = 1, MIRROR FUNCTION = 1
MEMORY C, BOTTOM, DECOUPLING
[PAGE_TITLE=MEMORY PARITION C, BOTTOM] (^) 19/
STINGRAY 19/74 C 1.
Fri Jan 04 12:07:15 2013
CH
549 OHM 1%
402
V_MEM
6.3 V
10%
402
X5R
0.1 UF
1 0
2
0
402
X5R
10% 6.3 V
0.1 UF
1
2
3
4
5
6
7
8
10 9
11
X802980-
EMPTY
BOM=GDDR_TOP
CH
1%
243 OHM
402
GDDR_BOTTOM
X5R 402
6.3 V
10%
0.1 UF
X5R 402
10% 6.3 V
0.1 UF
EMPTY
X802980-
6.3 V
10%
402
X5R
0.1 UF
402
60.4 OHM 1% CH
6.3 V
10%
402
X5R
0.1 UF
V_MEM
402
60.4 OHM 1% CH
6.3 V
10% X5R 402
0.1 UF
X5R 402
10% 6.3 V
0.1 UF
V_MEM
U5U1 X801995-018 IC IC,MEM,SAMSUNG GDDR_BOT_SAMSUNGPACK_IGNORE=TRUE U5U1 X857474-001 IC IC,MEM,WINBOND GDDR_BOT_WINBONDPACK_IGNORE=TRUE
U5U1 X801996-024 IC IC,MEM,HYNIX GDDR_BOT_HYNIX (^) PACK_IGNORE=TRUE
R5F2 X801176-001 CH RES,1.47KOHM GDDR_TOP_HYNIX PACK_IGNORE=TRUE
1%
402
1.27 KOHM
CH
GDDR_TOP_SAMSUNG&GDDR_TOP_WINBOND
X5R
10%
0.1 UF
402
6.3 V
V_MEM
R5F
C6U3 C6U
U5U
R5U
C6U2 C6U
U5U
C6U
R5U
C6U
R5U
C6U9 C6U
R5F
C5F
18 19
2018171615144 21
13 13
1813 1813 1813 1813 1813
2018171615144 21 1918 18
13 18 13 18
2117154
13 18 13 18 13 18
13 18 13 18 13 18 13 18 13 18 13 18 13 18
13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18
13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18
13 18
13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18 13 18
13 18
1813
1813
MEM_C_VREF
MEM_RST
MC_CLK1_DP
MC_CLK1_DN
MC_CKE
MC_WE_N
MC_CAS_N
MC_RAS_N
MC_CS1_N
MEM_SCAN_EN
MEM_C_VREF
MEM_C_VREF
MC_WDQS
MC_RDQS
MEM_SCAN_BOT_EN
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_WDQS
MC_RDQS
MC_DM
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_WDQS
MC_RDQS
MC_DM
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DM
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_DQ
MC_WDQS
MC_RDQS
MC_DM
MC_ZQ_BOT
MC_DQ
MC_BA<2..0>
MC_A<11..0>
AH
H
P
P
D
D
H H
V
V
P
P
D
D
H
AB
B
G
F F E
T
T
C
R
R
M
N
L
M
T T R R
C
M N L M
G F F E C C
B B
N
N
E
E
F
J
J J
H
F
H
G
G
M
K
L
K H K
M
K
J
L
K
H K
T T T T P P P P L L G G D D D D B B B B
J J
V L L G G A V A
V R R R R N N V N N J J E E E E C C C C
AA
K K
V M M V F F A A
DRAWING
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
OUT
GDDR136 (1Gbit)
MF=
RESET
CLK_DP CLK_DN
A5/A A4/A
RAS_N/BA BA0/BA BA1/BA
WE_N/CKE CKE/WE_N CS_N/CAS_N BA2/RAS_N CAS_N/CS_N
SCAN_EN
VREF VREF
WDQS RDQS
A7/A A8/A A3/A A10/A A11/A A2/A A1/A A0/A A9/A A6/A
MF
DQ DQ DQ
DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ
DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
ZQ
DQ
A12 (1Gbit only, dual-load)
CS1_N (1Gbit only, single-load)
IN
OUT
BI
IN
BI
BI
BI
BI
BI
BI
BI
IN
IN
OUT
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
GDDR136 (1Gbit)
VDDQ<21> MF=
VSSQ<19>
VDDQ<20> VDDQ<19>
VDDQ<11>
VDDQ<12>
VDDQ<10> VDDQ<9> VDDQ<8> VDDQ<7> VDDQ<6>
VSS<0>
VSS<1>
VSS<2>
VSS<3>
VSS<4>
VSS<5>
VSS<6>
VSS<7>
VSSQ<0>
VSSQ<1>
VSSQ<2>
VSSQ<3>
VSSQ<4>
VSSQ<5>
VSSQ<6>
VSSQ<7>
VSSQ<8>
VSSQ<9>
VSSQ<10>
VSSQ<11>
VSSQ<12>
VSSQ<13>
VSSQ<14>
VSSQ<15>
VSSQ<16>
VSSQ<17>
VSSQ<18>
VDD<3>
VDD<4>
VDD<5>
VDD<6>
VDD<7>
VDDQ<0>
VDDQ<1>
VDDQ<2>
VDDQ<3>
VDDQ<4>
VDDQ<5>
VDDQ<13>
VDDQ<14>
VDDQ<15>
VDDQ<16>
VDDQ<17>
VDDQ<18>
VSSA<0>
VSSA<1>
VDDA<0>
VDDA<1>
VDD<0>
VDD<1>
VDD<2>
BI
BI
BI
BI
BI
BI
BI
BI
IN
OUT
BI
IN
BI
BI
BI
BI
BI
BI
BI
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
CHIP SELECT = 0, MIRROR FUNCTION = 0
MEMORY PARTITION D, TOP
PARTITION D DECOUPLING
MEMORY D, TOP, DECOUPLING
[PAGE_TITLE=MEMORY PARTITION D, TOP] (^) Fri Jan 04 12:07:16 2013 STINGRAY 20/74 20/74 C 1.
BOM_IGNORE=TRUE
X802980-
EMPTY
0
1
2
0
1
2
3
4
5
7 6
8
9
10
11
402
1% CH
60.4 OHM
V_MEM
402
CH
60.4 OHM 1%
402
243 OHM 1% CH
10% X5R
4.7 UF 6.3 V 603
V_MEM
0.1 UF 10% 6.3 V 402
X5R
0.1 UF 10% 6.3 V 402
X5R
V_MEM
X802980-
EMPTY
0.1 UF
X5R 402
6.3 V
10%
0.1 UF 6.3 V
10% X5R 402
0.1 UF 10% 6.3 V X5R 402
0.1 UF 6.3 V
10% X5R 402
0.1 UF 10% 6.3 V 402
X5R
0.1 UF 6.3 V
10%
402
X5R
R6U4 X801176-001 CH RES,1.47KOHM GDDR_TOP_HYNIXPACK_IGNORE=TRUE
U6F1 X801996-024 IC IC,MEM,HYNIX GDDR_TOP_HYNIXPACK_IGNORE=TRUE U6F1 X801995-018 IC IC,MEM,SAMSUNG GDDR_TOP_SAMSUNGPACK_IGNORE=TRUE U6F1 X857474-001 IC IC,MEM,WINBOND GDDR_TOP_WINBONDPACK_IGNORE=TRUE
1.27 KOHM
CH
1%
402
GDDR_TOP_SAMSUNG&GDDR_TOP_WINBOND
10%
402
X5R
6.3 V
0.1 UF
402
1%
549 OHM
CH
V_MEM
V_MEM
U6F
R6F4 R6F
R6F
C6F
C5F9 C5F
U6F
C5F4 C5F3 C5F2 C5F5 C5F6 C5F
R6U
C6U
R6U
2120 21
18171615144 2119
1816144
2113 13
2113
2113
2113
13 21
13 18171615144 2119
13 21
13
13 21
13 21 13 21
13 21
13 21 13 21
13 21
13 21
13 21
13 21
13 21 13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21
13 21 13 21
13 21
13 21
13 21
13 21
13 21
13 21
2113
13 21
13 21
20 21
2113
2113
MD_ZQ_TOP
MEM_D_VREF
MEM_D_VREF
MEM_SCAN_EN
MEM_SCAN_TOP_EN
MD_RAS_N
MD_CS0_N
MD_CAS_N
MD_WE_N
MD_CKE
MD_DQ
MD_CLK0_DN
MEM_RST
MD_DQ
MD_CLK0_DP
MD_DQ
MD_RDQS
MD_DM
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_RDQS
MD_WDQS
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DQ
MD_DM
MD_RDQS
MD_WDQS
MD_DQ
MD_CS1_N
MD_DQ
MD_DQ
MEM_D_VREF
MD_BA<2..0>
MD_A<11..0>
AA
H
AH
P
P
D
D
H H
V
V
P
P
D
D
H
AB
B
G
F
F
E
T
T
C
R
R
M
N
L
M
T T R R
C
M N L M
G F F E C C
B B
N
N
E
E
F
J
J J
H
F
H G G
M
K
L K H K M K
J L K
H K
T T T T P P P P L L G G D D D D B B B B
J J
V L L G G A V A
V R R R R N N V N N J J E E E E C C C C A A
K K
V M M V F F A A
DRAWING
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
BI
IN
IN
IN
GDDR136 (1Gbit)
MF=
RESET
CLK_DP CLK_DN
SCAN_EN
VREF VREF
A11/A A10/A A9/A A8/A A7/A A6/A A5/A A4/A A3/A A2/A A1/A A0/A
BA2/RAS_N BA1/BA BA0/BA
CKE/WE_N WE_N/CKE CAS_N/CS_N RAS_N/BA CS_N/CAS_N
MF
DQ DQ DQ DQ
DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
DQ DQ DQ DQ DQ DQ DQ DQ WDQS RDQS DM
ZQ
DQ
DQ DQ
A12 (1Gbit only, dual-load)
CS1_N (1Gbit only, single-load)
BI
IN
BI
OUT
IN
IN
BI
BI
BI
BI
BI
BI
BI
BI
BI
IN
BI
BI
BI
BI
OUT
IN
BI
BI
BI
BI
BI
BI
IN
OUT
IN
BI
BI
BI
BI
BI
BI
BI
IN
OUT
IN
GDDR136 (1Gbit)
VDDQ<21> MF=
VDDQ<18> VSSQ<18>
VDDQ<11>
VDDQ<16> VSSQ<16>
VSSQ<19>
VSS<0>
VSS<1>
VSS<2>
VSS<3>
VSS<4>
VSS<5>
VSS<6>
VSS<7>
VSSQ<0>
VSSQ<1>
VSSQ<2>
VSSQ<3>
VSSQ<4>
VSSQ<5>
VSSQ<6>
VSSQ<7>
VSSQ<8>
VSSQ<9>
VSSQ<10>
VSSQ<11>
VSSQ<12>
VSSQ<13>
VSSQ<14>
VSSQ<15>
VSSQ<17>
VSSA<0>
VSSA<1>
VDDA<0>
VDDA<1>
VDD<0>
VDD<1>
VDD<2>
VDD<3>
VDD<4>
VDD<5>
VDD<6>
VDD<7>
VDDQ<0>
VDDQ<1>
VDDQ<2>
VDDQ<3>
VDDQ<4>
VDDQ<5>
VDDQ<6>
VDDQ<7>
VDDQ<8>
VDDQ<9>
VDDQ<10>
VDDQ<12>
VDDQ<13>
VDDQ<14>
VDDQ<15>
VDDQ<17>
VDDQ<19>
VDDQ<20>
BI
IN
BI
OUT
BI
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
MS_PART# MATL REF_DES DESCR. BOM PROPERTY
D
B
C
A
B
D
C
A
REV
CONFIDENTIAL
MICROSOFT
PROJECT NAME PAGE CSA FAB
PAGE
