Instrumentação Digital, Notas de estudo de Cultura

Baixe Instrumentação Digital e outras Notas de estudo em PDF para Cultura, somente na Docsity!

Escola SENAI “Prof. Dr. Euryclides de Jesus Zerbini”

Campinas – S.P.

Instrumentação Digital

 SENAI-SP, 2006

Trabalho elaborado pela

Escola Senai “Prof. Dr. Euryclides de Jesus Zerbini”

Coordenação Geral Magno Diaz Gomes

Equipe responsável

Coordenação Geraldo Machado Barbosa

Elaboração Edson Carretoni Júnior

Versão Preliminar

SENAI - Serviço Nacional de Aprendizagem Industrial

Escola SENAI “Prof. Dr. Euryclides de Jesus Zerbini”

Avenida da Saudade, 125, Bairro Ponte Preta

CEP 13041-670 - Campinas, SP

[email protected]

Meios de Transmissão

Modo de Comunicação entre computadores

Arquitetura de Redes entre computadores

Protocolos de Comunicação

Redes Locais

Redes Industriais

Referências Bibliográficas

109

123

139

149

161

165

181

Introdução aos

Microcomputadores

CPU (Central Processing Unit)

A CPU (Unidade Central de Processamento) é responsável pelo controle de todo o

sistema (exceto o processo de DMA, como veremos mais adiante). Ela acessa e

interpreta programas, contidos na memória. Essa interpretação gera os sinais

necessários ao controle do fluxo de informações do sistema, e também faz com que a

CPU execute funções lógicas e aritméticas, necessárias ao tratamento de dados.

Nos microcomputadores, a CPU é na realidade um microprocessador, que controla

todo o sistema, exceto o processo de DMA, onde ela permanece inoperante.

Mais adiante, serão vistos com maiores detalhes os principais conceitos de

microprocessadores, e mostraremos alguns dos principais mais populares no mercado.

Introdução aos

Microprocessadores

Introdução

Os microprocessadores começaram a ser utilizados em larga escala com o surgimento do

Intel 8080 em 1973. A partir de então, o desenvolvimento das CPU’s foi muito rápido.

surgindo uma série de outros microprocessadores: 8085, 6800, Z80, 6502, 8086, 8088,

80286, 80386 e outros. Dessa série de microprocessadores, alguns se destacaram também

em função dos microcomputadores que os utilizam:

• 6502 da Mosteic , que é utilizado na linha Apple. O microprocessador 6502 foi projetado

pela mesma equipe que projetou o 6800 da Motorola. É uma versão simplificada do seu

antecessor (6800).

• Z80 da Zilog , que é utilizado na linha Sinclair, TRS 80 E CP/M. É sem dúvida o

microprocessador de 8 bits mais usado. O Z80 foi projetado por um grupo de engenheiros e

projetistas que saíram da Intel para fundar a Zilog. Ele é totalmente compatível com o 8080,

tendo o seu conjunto de instruções ampliado em relação ao 8080 (possui 158 instruções).

• 8085 da Intel. Este microprocessador é uma evolução do 8080 e, tornou-se mais

difundido por possibilitar uma simplificação de hardware em relação ao 8080. Para nós é

particularmente interessante o seu estudo, pois ele é parecido com o 8088 (embora mais

simples) e nos ajudará a entendê-lo.

• 8088 da Intel , usado nos micros IBM PC e IBM PC/XT.Voltaremos a falar dele quando

entrarmos no estudo do IBM PC/XT.

• 80286 da Intel , usado nos micros IBM PC/AT e na linha PS/2 da IBM, com exceção do

PS/2 30, que utiliza o 8086 e do PS/80 que utiliza o 80386.

• 80386 da Intel , usado no equipamento PS/2 80 da IBM e no Deskpro 386 da Compaq,

entre outros.

8

Control Unit (Unidade de Controle)

É nesse subsistema que ocorre a decodificação das instruções, gerando assim as variáveis

de controle internas e externas.

As variáveis de controle internas são responsáveis pelo comando dos circuitos internos à

CPU. As variáveis de controle externas são as que vão controlar todos os subsistemas que

interagem com a CPU.

Data Bus (Barramento de Dados )

São linhas paralelas por onde transitam informações (bits). O barramento de dados faz a

comunicação entre o microprocessador e a memória, e também com os dispositivos de E/S

(I/O). Para haver essa troca de dados entre os vários subsistemas, o barramento de dados

é compartilhado por vários CI’s, sendo que em um determinado instante, apenas um chip

deve estar habilitado a fornecer dados ao barramento (saída de dados), enquanto os outros

ou estão desabilitados, (three state) ou recebem os dados (entrada de dados).

10

As principais operações que uma ULA, geralmente, executa são:

• Adição;
• Subtração;
• Multiplicação (somente em algumas CPU’s);
• Divisão (somente em algumas CPU’s);
• Setar Bit;
• Testar Bit;
• Incrementar;
• Decrementar;
• Comparação;
• Lógica E;
• Lógica OU;
• Lógica OU EXCLUSIVA;
• Deslocamento à direita ou `esquerda;
• Ressetar o Bit.

Registrador de Flags

É um registrador ligado diretamente a ULA, que indica condições especiais do resultado de

uma operação lógica ou aritmética, setando (posicionando com nível lógico 1) ou

ressetando (posicionando com nível lógico 0) flags (sinalizadores) específicos.

Normalmente, os flags são referentes a:

• Zero : O flag zero é setado (posicionado com nível lógico 1) quando o resultado de uma

operação lógica ou aritmética é zero, e ressetado (posicionado com nível lógico 0)

quando o resultado é diferente de zero.

• Sinal : O flag de sinal é setado quando o resultado da operação é negativo, e é ressetado

no caso inverso.

• Carry : Quando o resultado da operação apresentar um estouro (“vai um” ou carry) no bit

mais significativo do byte, o flag de carry será setado, em caso inverso será ressetado.

• Auxiliar Carry : Quando o resultado da operação apresenta um carry no bit mais

significativo do dígito hexadecimal menos significativo, o flag AC é setado; em caso

contrário, é ressetado.

• Paridade : Quando o resultado de uma operação tiver um número par de bits iguais a 1,

o flag de paridade será setado; em caso contrário (número ímpar de bits iguais) ele é

ressetado.

O 8088 e o 8087

O microprocessador 8088 é uma CPU com uma arquitetura interna de 16 bits, mas

com uma interface externa para um barramento de dados de 8 bits. Ela é dividida em

duas unidades: a primeira chamada de execução, que é totalmente compatível com o

8086 é responsável por todo processamento interno de instruções. A segunda é

chamada de interface de barramento, e é quem interfaceia a unidade de execução com

o mundo externo à CPU. Esta unidade não é compatível com o 8086 por ter o

barramento de dados com apenas 8 bits, enquanto o 8086 tem uma palavra de 16 bits.

Pinagem

Na figura abaixo, apresentamos a pinagem do 8088. Ele tem 40 pinos, tendo-se a

destacar a multiplexação do barramento de dados com as 8 linhas de endereços

menos significativas (semelhante à multiplexação já mostrada do 8085) e a seleção

entre os modos mínimo e máximo (através do pino 33), que possibilita à CPU,

trabalhar com outros coprocessadores periféricos (modo máximo), ou então trabalhar

de forma mais simples e mais autônoma (modo mínimo).

Os sinais descritos a seguir são comuns aos dois modos de operação do 8088: modo

mínimo e máximo. As diferenças entre os dois modos de operação serão estudadas

mais adiante.

• Vcc: +5 VDC +/- 10%. Alimentação do microprocessador.

• GNB: Referência da tensão de +5 VDC.

• CLK: É a base de tempo da CPU. Deve ter 33% do seu período em nível alto e

pode ser de 5 MHz ou de 8 MHz. No PC, o clock utilizado é de 4,77 MHz.

Diagrama de Blocos

Lay Out – XT

14

SLOT

1

SLOT

2

SLOT

3

SLOT

4

SLOT

7

SLOT

8

SLOT

6

SLOT

5

8255 8237

2764

B.P.

B.P.

B.P.

B.P.

276427642764 27642764 BIOS

8253

8259

74 74

188

32

04 20 74

10

175

74

00

00 08 02

138 138

00 51

08

8087 8088

8288

373 244373

245

175 322 245

244 373 245 245 322 244 244

210

27

74

157

670 280 02

138

92

07

04

2410

157

FONTE

U

U49 U

U80 U

U

U

U

U

U

U

U

U

U

U

U

U

U

U

U

U

U

U

U37 U

U

U

U

U

U8 U7 U6 U

U

U4 U

U16 U15 U14 U13 U12 U11 U10 U

U

U95B

U

U

U27 JP6 U26 U25 U

U19 JP

U

U

Z

SW

8K=8ROM

BANK2 CIA +

BANK

SPK

JP

JP

JP1 JP5 JP

R7 33 +C

C

U

JP

DELAY LINE

C17+

R8 4,7K

JP

MHZ

C

J6 J5 J2 J2 J

CRI

PC

R1 510

R2 510

C11+

IN

Z

+C

R

R

R

R

C6+C5+C4+C3+C2+

Y1 50 PF

330 Y

R

MANDAX TURBO 8MHZ

P

P

C

P

CONECTOR

DO

TECLADO

C10+

P

XT

ROM7 ROM6 ROM5 ROM4 ROM3 ROM

U

DIPSWITCH

R A M

R A M

R A M

A MR

BLOQUEADORDO TECLADOLEAS POWER/ TURBO ÁUDIO

RP

CPU 8 MHZ

16

AAAAAAAA

YYYYYYYY

579 18 Y 1214 3

35 181214

79 Y

17

A A 1626

84 3 12

5 13

AAAAA

4

A

9

Y Y

1 85

Y

18

YY

1213

YY

16

Y B

A A

3

A E

987654

AAAAA

B

17

B

141516

BBBB

1213

B

11 18

A

131517

AAA

8624 11

AAAA

Y

75

Y Y

3

Y

14 9

Y

1618

YY

12

Y

DIRA1A2A3A

B1B2B3B

19

2

19 U 244 244 U16 U 245 U 245 244 U

D0D1D D3D4D5D6D

(1)(1)(1)(1)(1)(1)(1)(1)

1

20

20

02

27

248 1

+5v

U

10

9 1213

6

8

65

4

1110 9

U

U

U

(9)RESE RVED

(3)INTA

(1)(1) CLK88(6)(8)

D6AENBR

(1)(1)(1)(1)

A

RES ET

A18A16A

(1)(1)(1)(1)

A13A14A

(1)(1)(1)(1)

47 A 31450117

A3 49

(1)(1)(1)(1)(1)

A4A5A6A

(1)(1)(1)

A0A1A

(1)(1)

ICR MERR

(8)(1)

MERW

DMAAEN

(1)

ICW

27

543

6

U

U LS

B

G2A

G1A C

G2B

A0A1A2A3A4A5A6A7A8A9A10A11A

A0A1A2A3A4A5A6A7A8A9A10A11A

U 2764

U

U

U

U

U

1112131516171819

D D2 D6D D D0 D4D

1262728

+5V

+5V

5

3

2

4

CS

20

CE

CE

CE

CE

CE

CE

2A

RES ET KEYCLKXX XXAEN

(9)(9)(9)

XA19XA18XA16XA

(5)(5)(5)(5)(7)

+5V

XD0XD1XD2XD3XD4XD5XD6XD

(3,6,7)

XMEMWXMEMRXIOR

(4,5,6)

XIOW

(3,4,6,7)(3,4,6,7)(4,6)(4,6) (3,6,7,8)(3,6,7,8)(3,6,7,8)(3,6,7)(3,6,7)(3,6,7)(3,6,7)(3,6,7)(3,6,7)(3,6,7)

XA0XA1XA2XA3XA4XA5XA6XA7XA8XA9XA10XA11XA12XA13XA14XA

(4,6)

FOLHA 2 DE 9

BLOCO DE CONTROLE DE BIOS (ROM´S)

(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)(4,6)

17

ENDIR

AAAAAAAA

BBBBBBBB

D7D6D5D4D3D2D1D

(2)XMEMR

MD7MD6MD5MD4MD3MD2MD1MD

IR0D7D6D5D4D3D2D1D0A0CSWRRDIR1IR2IR3IR4IR5IR6IR

CAS0CAS1CAS

SP/EN

INTA

INT

INTRINTA

NCNCNC

+5V

D

D1D

CS

A

D5D4D

D7D

CLK2RDWR

CLK0CLK

AIGATE

OUT

OUT1OUT

GATE 0GATE 1

U49 8253 U48 8259

U13 245

XD7XD6XD5XD4XD3XD2XD1XD0XA0INTROXIOWXIORIR01IR02 IR03IR04IR05IR06IR

QDQBQCQA

R0(2)

B

A

R0(1)

U102 LS

GND

U

LS

LS74 U

U

CLK

DPRCLR

Q Q

KEYCLKDR00 T/C2OUTPC4 PCK PCK MDP

XMEMR

(2) EN RAM PCK

(2) SPK DATA

T/C CSXD

(7) T/M2 GATE SPC

XA

8R

DACK

NCNCNC

PCLK

RESET D

Q

JP

SPK

NC

U

+5V

+5V

+5V

+5V

CLK

Q Q

D

EVEN

ODD

U67 04

BLOCO CONTROLADOR DO TECLADO

ACIONADOR FR SINAIS - 1

FOLHA 3 DE 9

19

ABC G2BG2AG

Y0 Y1 Y2 Y

U90S

U

U

U

U

U

14 13 11 10

3 4 6 7

ABC G2BG2AG

Y0Y1Y2Y

U

LS

JP

U95B

24S

U67 04

U

DATAI/O

DATAI/O A

DATAI/O

A

DATAI/O

DATAI/O

A

A

RASCAS

RAM

BANK

A3 A6WE

A

DATAI/O A4A

A

A1A

14

A

A

A

I

DATAI/O

DATAI/O

14

14

14

14

DATAI/O

DATAI/O

14

14

14

DATAI/O

A

A

BANK

A

CAS

A5A6A7WERAS

A

A

A

DATAI/O

DATAI/O

RAM

DATAI/O

14

DATAI/O

A

A1A2A

14

14

14

14

14

DATAI/O

14

14

DATAI/O

14

A

A

A

A

A

A

MA

IN

U

R

+5V

RS

RS1CS

CS

ADOR SEL

RAM SEL

MP OUT RS

DACK08RD

XA

XA

XA17XA

MEMW

MEMR

MA

MA1MA2MA3MA4MA5MA6MA7MA

MDPMD

(3)

MD1MD

(3)(3)

MD3MD4MD5MD

(3)(3)(3)(3)

MD

(3)

U95DELAYLINE

U 551

FOLHA 5 DE 9

BLOCO DE CONTROLE DE MEMÓRIAS (RAM)

20

U36 8237

A0A1A2A

A1A2A

IORIOWMEMRMEMWRDYHOLDACLKRESET

CS

DRE0DRE1DRE2DRE3DB0DB1DB

DB3DB4DB

DB6DB

DACK

GND

AOSTB

DACK

EOP

DACK0DACK

T/C

VCCAEN

A4A5A6A

ABCG2AG2BG

Y0Y4 Y1Y2Y3 Y

1A2A3A4A5A6A

1Y

7A8AGG

2Y3Y4Y5Y6Y7Y8Y

U 244

U LS

RB

RA

WA

WB

D1D2D

D4READ

WRITE

Q1Q2Q3Q

U

4Y

4A

5Y6Y7Y8Y

373

7A

8A

5A6A

1Y2Y3Y

GOE 3A

1A2A

T/C

DACK0 BR0DACK1DACK2DACK3NRE DMA

INTR CS

T/C CS

PPI CS

WAIT NMI NEW

XA

XA

XA2XA3 XA

XA4XA5XA

(9) DMA AEM

IOR

IOW

XD

XD1XD2XD3XD4XD5XD6XD

XA5XA6XA7XA8XA9AEN

A

A

A2A

A4A5A6A7 A

A13A14A

A8A9A10A

A

A16A17A

U

U

U

LS

U

DCLKRESET

HOLDA

DRE

DRE

DRE0DRE

NC

ACIONADOR DE SINAIS - 2

Folha 6 de 9