Projetos de Circuitos Integrados, Manuais, Projetos, Pesquisas de Engenharia Mecânica

Baixe Projetos de Circuitos Integrados e outras Manuais, Projetos, Pesquisas em PDF para Engenharia Mecânica, somente na Docsity!

Centro de Componentes Semicondutores

Projetos

de

Circuitos Integrados

Luiz Carlos Moreira

Sumário

1 TÉCNICAS DE PROJETOS DE CI´S

1.1 Introdução

1.2 Especificações do projeto do CI

2 MODELO SPICE DE TRANSISTOR MOS

2.1 Transistor MOS (Metal Oxide Silicon)

2.1.1 Capacitâncias MOS

2.1.2 Estudo da região de depleção

2.1.3 Características I x V do MOS

2.2 Modelamento do MOS no simulador SPICE nível 1

3 CIRCUITO INVERSOR PROCESSO nMOS

3.1 Circuito Inversor nMOS como carga integrada

3.2 Tipos de carga

3.3 Características Estáticas do Inversor

4 CIRCUITO INVERSOR PROCESSO CMOS

4.1 Fluxo de Corrente x Dissipação de Potência para o processo CMOS

4.2 Operação Dinâmica do Inversor

5 PORTAS LÓGICAS

5.1 Porta NAND

5.2 Porta NOR

6 AIMSPICE - TEORIA

6.1 Análise DC do (Ponto de Operação)

6.2 Análise DC (Curva de Transferência)

6.3 Análise DC (Varredura da Temperatura)

6.4 Análise de Transiente

6.5 Análise da da função de Transferência do Inversor

6.6 Análise de Ruído 38

6.7 Processador Gráfico AIM POST PROCESSOR

7 AIMSPICE - PRÁTICA 40

7.1 Experiencia -1 Transistor nMOS

7.2 Experiência - 2 Transistor pMOS

7.3 Experiência - 3 Circuito Inversor pMOS

7.4 Experiência -4 Circuito Inversor pMOS com capacitância na saída

7.5 Experiência -5 Circuito VCO (Voltage Control Oscillator) com transistores pMOS

7.6 Experiência -6 Circuito Flip-Flop RS com transistores pMOS

8 EDITOR DE LAYOUT MICROWIND

8.1 Simulador Elétrico do MICROWIND

8.2 Projeto de um circuito Inversor no processo CMOS

8.3 Visualização 3D do Inversor

9 REFERÊNCIAS BIBLIOGRÁFICAS

Teoria do MOS (Metal Oxide Silicon)

• Full Custom - É um circuito monolítico que pode ser projetado "manualmente" , desde

o início.

Este circuitos integrados podem ser classificados como:

• Circuito Integrado Dedicado - É um CI onde todas as camadas

(mascaras) são personalizadas.

• Circuito Integrado Semi-Dedicado - É um CI onde algumas

camadas (máscaras) são personalizadas.

Para entender melhor as vantagens e desvantagens dos ASICs convém estudar o

diagrama da figura-1 que mostra os tipos de ASICs em função:

Figura 1 O Universo dos ASICs

Donde podemos concluir que o tipo de ASIC mais versátil e com maior capacidade de

integração (Densidade) é o Full-Custom, mas também tem um elevado custo de

desenvolvimento, demora muito tempo para chegar até o mercado e risco de não

funcionar corretamente devido a sua complexidade (Imagine um μprocessador com 9

milhões de transistores). Como podemos ver temos vários modos de projetar um circuito

integrado.

Figura 2 Seqüência de projeto do ASICs.

Teoria do MOS (Metal Oxide Silicon)

Para projetar de circuitos integrados devemos primeiramente especificar o projeto a

ser executado conforme mostra a figura-2. Com base nas especificações do projeto

devemos escolher qual o tipo de ASIC´s atende melhor as especificações do projeto. E

finalmente, a ferramentas de CAD apropriadas.

1.2 Especificações do projeto do CI

Nesta etapa, o engenheiro de desenvolvimento deve conhecer todas as

especificações do circuito a ser projetado. Assim, nesta etapa pode ser considerada o

nível físico, ou seja deve-se conhecer todos os níveis de tensão e corrente do projeto,

para abstrair o topologia do circuito a nível de capacitores, resistores e transistores.

ASICs

Com bases nas especificações do projeto o engenheiro de desenvolvimento ou

projetista de circuito integrado pode definir qual o tipo de ASICs deve ser utilizado. Por

exemplo: Temos que projetar um circuito PLL (Phase Locked Loops) para operar com uma

freqüência de 2GHz. Primeiramente, devemos saber qual tecnologia trabalha com está

freqüência. Depois devemos verificar se existe Gate Array, PLD´s, FPGA ou se devemos

utilizar Full-Custom. Com estas bases podemos passar para a etapa seguinte.

Ferramentas de CAD

Após a especificação do tipo de ASICs a ser utilizado devemos verificar se a

ferramentas de CAD estão disponíveis para o desenvolvimento do projeto tanto a nível de

simulação como a nível de layout. Por exemplo, no circuito concluímos que podemos

utilizar Full Custom para projetar o CI utilizando no processo CMOS 0.18μm. Para isso,

diversas empresas de projetos de circuitos integrados oferecem sua ferramentas como:

• Mentor Graphics
• Cadence
• Tanner
• Synops

Na maioria deste pacotes existem simuladores elétricos baseados na filosofia

SPICE. No software Mentor temos o Eldo como simulador elétrico.

fonte, dreno e bulk para terra formaremos um capacitor MOS. Deste modo, verificaremos

três tipos de capacitância MOS em função da tensão Vgs na porta do transistor:

• Acumulação;
• Depleção;
• Inversão.

Acumulação:

Considere a tensão Vgs < 0 conforme mostra a figura-5. Nesta condição as lacunas se

concentram junto ao óxido de porta. A espessura do óxido no modelo SPICE MOS é

chamado de TOX (Thickness Oxide).

Figura 5 Transistor MOS em acumulação.

Depleção

Considere a figura-4 com uma tensão Vgs não suficiente negativa para ter uma alta

concentração de lacunas ou uma tensão Vgs não suficiente positiva para ter uma alta

concentração de elétrons. Nesta condições teremos uma superfície embaixo da porta do

transistor depletada. Assim, temos duas condições:

• Quando a tensão Vgs torna-se mais negativa (<<0) temos um acumulo de lagunas

em embaixo da porta do transistor.

• Quando a tensão Vgs torna-se mais positiva (>>0) temos um acumulo de elétrons

embaixo da porta do transistor.

Logo, com o aumento da tensão Vgs será formada uma capacitância embaixo da porta do

transistor conforme mostra a figura-5 esta capacitância será chamada de "capacitância de

depleção" conforme mostra a figura-6.

Figura 6 Transistor MOS em depleção.

Inversão

Quando a tensão Vgs é maior do que a tensão de limiar Vt (Vgs>Vt) temos uma

grande concentração de elétrons na superfície do Si junto ao óxido de porta conforme

mostra a figura-6.

Na figura-7 podemos verificar a variação da capacitância de óxido C´ox do

transistor MOS. Podemos observar as 3 condições de capacitância de óxido.

Figura 7 Gráfico da configuração da figura-2.

Existem outras capacitâncias envolvidas no transistor MOS conforme mostra a

figura-6. As capacitâncias envolvidas são:

• Cgd - Capacitância entre porta e dreno;
• Cgs - Capacitância entre porta e fonte;
• Cdb - Capacitância entre dreno e bulk,
• Csb - Capacitância entre fonte e bulk.

Na tabela-1 temos um sumário das capacitância envolvidas no transistor MOS em

diversos tipos de operação.

Tabela 1 Capacitâncias MOS.

Nome Região de Corte Região Linear Região de Saturação

Cgd

CGDO. W .W.L.C'ox 2

CGDO.W

Cdb Cjdep Cjdep Cjdep

Cgb C' ox.W.Leff+^ CGBO.L CGBO. L CGBO.L

Cgs

CGSO. W

.W.L.C'ox 2

.W.L.C'ox 3

Csb Cjdep Cjdep Cjdep

2.1.2 Estudo da região de depleção

Na figura-6 verificamos a existência de uma região de depleção e podemos verificar que

há uma inversão quando Vgs >Vt (Tensão de Limiar). Nestas condições existe uma região

de Depleção entre o canal invertido e o substrato e a espessura da depleção é dada pela

equação-7.

A

si s F

A

si

q. N

q.N

Xd

ε φ −φ

ε φ

Onde, NA é o numero de átomos aceitador no substrato, φs é o potencial eletrostático na

interface óxido-silício. O potencial eletrostático do substrato tipo P é dado por:

i

A F n

N

ln q

K.T

Onde, ni é a concentração intrínseca do silício=1.45x

10

cm

Na região de depleção não existem carga móveis no material semicondutor tipo P e a

carga concentrada na porta do transistor é dada pela equação-9.

A S F

Q´ b= q.NA.Xd= 2 .εsi.q.N .φ −φ ⇒ Acumulação ⇒ (φS=φF) ⇒ Q´b=0 (9)

Na condição de tensão de limiar, Vg=Vt, temos φS=-φF. Nesta situação a carga de

depleção é dada por:

Q´ bo= 2 .εsi.q.NA .− 2 φ F (10)

Acima temos o substrato e fonte ligados para terra. Se a fonte tem um potencial maior que

o substrato, temos uma diferença de potencial chamada de "Vsb". Neste caso a carga

negativa na região de depleção é dada pela equação-11.

Q´ bo 2 .si.q.N. 2 Vsb A F

Exemplos - 1

Para fixar os conceitos expostos acima temos o seguinte exercício:

Dados:

• Dopagem de substrato de 3

15

cm

atoms 10

• Vgs = Vt e Vsb = 0

Pergunta:

1) Qual o potencial eletrostático na região do substrato?

R: 290 mV

1. 5 x 10

26 mV.ln n

N

ln q

K.T

9

15

i

A φF =− =− =−

2) Qual a largura da camada de depleção?

R:

( ) ( ) ( ) ( 0. 866 m)

cm

Atoms

. 10 atom

C

1.6x

2 .11,7.8.85x10 F/Cm. 2 .0.29V

q.N

Xd

3

• 19 15

A

si s F = μ

φ −φ

3) Qual a carga contida na região de depleção debaixo do porta do transistor na

região de depleção

R: ( ) 12 3 2

3

3

19 15

m

aC .0.866 m 139 10 m

cm . cm

Atoms

. 10 Atom

C

Q´ bo q.NA.XD 1.6x μ

μ = 

−

Considere o circuito onde a tensão Vgs = Vt e de acordo com a figura-9. A tensão entre A

e B será VBC :

Figura 9 Cálculo da tensão de Limiar.

Podemos verificar através da figura-9 que há uma capacitância de óxido C´ox cujo isolante

é um óxido e a diferença de potencial é dada pela equação-12.

C´ ox

Q´b

VBC = (12)

O potencial de superfície necessário é dado pela equação-13.

F

C´ox

Q´b

VB = − φ (13)

Cargas positivas existem na interface óxido-silício devido a imperfeições da superfície ou

pelo uso de implantação de íons para ajustar a tensão de limiar dos MOS. Estas cargas

positivas são chamadas de Q´ss com a unidade de coulombs/área. Assim, a equação-

pode ser rescrita conforme equação-14.

F

C´ox

Q´b Q´ss VB − φ

A tensão de limiar é o potencial entre o ponto D (bulk) e o ponto A (Material)

conforme mostra a figura-8. A diferença de potencial entre o porta e bulk (substrato tipo P)

pode ser determinada pela somatória de potenciais entre diferentes materiais do MOS

conforme mostra a figura-10. Somando potenciais de contato entre bulk e porta poly n+

com uma concentração de ND,Poly temos a equação-15.

Pergunta:

Estime o γ (GAMMA)

R:

( )

2

1

2

m

cm

cm

atoms 15 atom

col 19

0 , 228 V

m

aF 800

m

aF

1. 1. 6 x 10. 11. 7. 8. 85

3

3

3

μ

 μ

γ=

μ

−

Exemplo - 3:

Estime a tensão de limiar zero-bias do MOS do exemplo-

Dados:

• Nível de dopagem do poly 3

20

cm

atoms 10

Pergunta:

O que acontece com a tensão de limiar quando a uma contaminação de sódio causa uma

impureza de 40

2 m

aC

μ

na interface óxido-semicondutor?

R:

2 580 mV

879 mV

1. 45 x 10

ms 290 mV 26 mV.ln

F

9

20

F G

φ =φ −φ =− − =

φ

173 mV

m

aF 800

m

aC 139

C´ox

Q´bo

2

2

=

μ

μ

50 mV C´ox

Q´ ss

A tensão de limiar da equação-19 sem a contaminação é de -126mV, com a contaminação

do sódio a tensão de limiar é de -176mV. Para compensar ou ajustar a tensão de limiar

pode ser implantado íons p+. Este íons efetivamente aumentam o valor da tensão de limiar

por

C´ox

C´ c

, onde Q ´c é a densidade de carga pela unidade de área devido a implantação.

Se NI é a dose de implantação iônica em atoms/Unidade de área. Assim, podemos

escrever a seguinte equação:

Q´ c=q.N I

e a tensão de limiar será: (24)

Cóx

Q´bo Q´ss Q´c Vt ms 2 F NO

2.1.3 Características I x V do MOS

Após familiarização com os parâmetros de capacitância e tensão de limiar do

transistor MOS. Agora verificaremos as funções características de operação do transistor

em função da corrente e tensão do transistor nas regiões de Corte, Triodo e Saturação

conforme mostra a figura-

Figura 11 Gráfico das regiões de operação do MOS

Região de Corte

Na região de corte do transistor nMOS com uma tensão de porta Vgs=0 a corrente

entre dreno e fonte será = "0" ( na verdade ela pode ser da ordem de pA ou nA.

Região de Triodo

Quando Vgs>Vt forma um canal invertido em baixo da porta do transistor e com

uma tensão Vds > 0, temos um fluxo de corrente entre fonte e dreno conforme mostra a

figura-12. Inicialmente as cargas são armazenadas sobre a capacitância de óxido C´ox. O

potencial entre o eletrodo de porta e o canal é Vgs-V(y), a carga da camada de inversão

será dada pela equação-26.

Q´ ch= C´ox. [Vgs −V(y)] (26)

Figura 12 Comportamento do MOS na região de triodo.

Como Q´b está presente na camada de depleção do MOS devido a tensão Vt

conforme mostra a equação-27.

Q´ b= C´ox.Vt N (27)

A carga total útil no canal para a condução de corrente entre fonte e dreno é dado

pela diferença entre a equação 26 e 27 conforme mostra a equação-28.

( ( ) ) I N

Q ´(y)= C´ox.Vgs−Vy−Vt (28)

Substituindo a equação-40 em 39 temos a representação da corrente de dreno na

equação-41.

( )

2 N elec

N Vgs Vt L

W

KP

Id = − (41)

Figura 13 Comportamento do MOS na região de saturação.

Qualitativamente reduzindo o valor Lelec e aumentando a corrente ID que a largura da

camada de depleção aumenta com o incremento da tensão Vds. Este efeito é chamado de

channel lenght modulation. Para determinar a alteração da corrente de saída entre dreno e

fonte devemos derivar a equação-41 em função da tensão Vds conforme mostra a

equação-42.

( ) (^) 



dVds

dX . L

Id. dVds

dL Vgs Vt. L

W

KPN

Vds

Id dl

elec

(^2) elec N elec

2

ou seja,

dVds

dX . L

(^1) dl

elec

O λ é o parâmetro do comprimento da modulação de canal: é maior que 0.1 para

dispositivos de canal curto e para dispositivos de canal longo é maior que 0.01. Podemos

rescrever a equação-43 dentro da equação 41 e temos como resultado a equação-44.

(Vgs Vt ) .[ 1 ( Vds Vds,sat)] L

W

KP

Id C

2 N

N

2.2 Modelamento do MOS no simulador SPICE nível 1

Através dos cálculos na seção 6 podemos montar um arquivo de parâmetros de

modelos para o simular elétrico AIMSPICE.

Nível 1 Parâmetros do modelo para VtN;

Os seguintes parâmetros são relatados para calcular o VtN no SPICE.

Símbolo Nome Descrição Default Típico Unidade

VtNO VTO Zero-bias threshold voltage 1.0 0.8 Volts

γ GAMMA Body-effect parameter 0 0.4 V

1/

2 φF PHI Surface to bulk potential 0.65 0.58 V

NA NSUB Substrate doping 0 1E15 cm

Q'ss/q NSS Surface state density 0 1E10 cm

TPG Type of gate material 1 1 -

Os seguintes parâmetros são relatados para calcular o VtN no SPICE.

Símbolo Nome Descrição Default Típico Unidade

KP KP Transcondutance parameter 20E-6 50E-6 Volts

Tox TOX Gate-oxide thickness 1E-7 40E-9 m

λ PHI Channel-lenght modulation 0 0.01 V

LD NSUB Lateral diffusion 0 2.5E-7 m

μn,p UO^ Surface mobility^600 580 cm

2

/Vs

Modelos do SPICE para fonte e dreno implantados.

Símbolo Descrição Default Típico Unidade

RD Drain contact resistance 0 40 Ω

RS Source contact resistance 0 40 Ω

RSH Source/Drain sheet resistance 0 50 Ω/sq.

CGBO Gate-bulk overlap capacitance 0 4E-10 F/m

CGDO Gate-drain overlap capacitance 0 4E-10 F/m

CGSO Gate-source overlap capacitance 0 4E-10 F/m

PB , PBSW Bottom, sidewall built-in potential 0.8 0.8 V

MJ , MJSW Bottom, sidewall grading coefficient 0.5 0.5 -

CJ Bottom zero-bias depletion capacitance 0 3E-4 F/m

2

CJSW Sidewall zero-bias depletion capacitance 0 2.5E-10 F/m

IS Bulk-junction saturation current density 1E-14 1E-14 A

JS Bulk-junction saturation current density 0 1E-8 A/m

2

FC Bulk-junction foward bias coefficient 0.5 0.5 -

Modelos mais completos e mais precisos são:

Nível 2 e 3.

BSIM 1,2 e 3.

3 Circuito Inversor no processo nMOS

Circuitos inversores são utilizados principalmente em circuitos digitais e sua função

é inverter o sinal de saída em relação ao sinal de entrada. Inversores que fazem uso da

tecnologia MOS (Metal Oxide Silicon) podem ser projetados em diversos processos como

mostra a tabela-2.

Tabela 2 Diversas implementações com transistores MOS.

Processo Carga

Depleção

pMOS

Enriquecimento

Depleção

nMOS

Enriquecimento

CMOS

Neste trabalho, mostraremos circuitos inversores em dois processos um no processo

CMOS e outro no processo nMOS com carga em Enriquecimento.

3.1 Circuito Inversor nMOS como carga integrada

O inversor nMOS usa invariavelmente um dispositivo MOS funcionando como

resistência de carga. O tamanho reduzido do MOS é motivo básico de seu uso como tal.

Enquanto um MOS de carga de 100KΩ ocupa aproximadamente

ou seja, 25 x 25 μm

2

uma resistência do mesmo valor exigiria 7,5μm x 7,5 mm. Outra vantagem importante do

uso do MOS como dispositivo de carga resulta quando se controla sua porta, o qual

permite que o dispositivo de carga conduza apenas em determinados intervalos. É o caso

de circuitos de lógica dinâmica, que apresentam reduzidos níveis de potência.

Como vimos, um inversor é constituído por um transistor de comando QD, e por um

inversor de carga QL. Em princípio, podemos Ter diferentes combinações na constituição

dos inversores levando em conta o tipo de dispositivo (Depleção ou Enriquecimento)

polaridade do canal ( N ou P) e região de operação ( Triodo ou Saturação).

Os inversores com MOS utilizam sempre transistores de comando operando em

modo de enriquecimento. Desta forma as tensões de polarização de dreno e porta são de

mesma polaridade , o que oferece compatibilidade circuital para estágios de acoplamento

direto. Particularizando para canal N, podemos fazer uma lista de combinações obtendo a

tabela-3.

Tabela 3 Inversores com diferentes cargas.

Comando QD Carga QL Designação

nMOS, enriquecimento(Triodo) nMOS, enriquecimento(Triodo) NELT

nMOS, enriquecimento(Triodo) nMOS, enriquecimento(Saturação) NELS

nMOS, enriquecimento(Triodo) nMOS, depleção (Saturação) NDLS

3.2 Tipos de carga:

Carga saturada

A figura-14 mostra este tipo de inversor. Pode-se notar que a porta do transistor de carga

está ligada ao dreno; desta forma Vgs=Vds e por seguinte Vds > V´ds (Tensão de

saturação). Assim, o transistor de carga operará na região de saturação.

Figura 14 Inversor básico nMOS.

Carga não saturada

Se a porta do nMOS de carga se liga a uma fonte de alimentação Vgg de um valor tal que

Vds < V´ds o transistor trabalhará na região triodo. A condição para conseguir isto é :

Vgg-Vt>Vdd (45)

Esta condição é fácil de se verificar; de acordo com a figura - 14 se tem:

Vds=Vgs-(Vgg-Vdd)

Se impormos a condição que:

Vds 0. O nMOS de carga. O nMOS de carga para permitir esta passagem de

corrente deve ter Vgs>Vgi (Vbs); como é difícil de prever esta corrente alguns autores

aproximam Vgs ao valor Vt (Vbs). Desta forma, a tensão de saída, Vo, de nível lógico "1"

será: