¡Descarga blocs combinacionals y más Apuntes en PDF de Ingeniería de Telecomunicaciones solo en Docsity!
CISE 2 Blocs combinacionals
Tema 3: Blocs combinacionals
Introducció
Concepte
Funcions lògiques molt freqüents en sistemes combinacionals
Objectiu
No haver-les de sintetitzar per a cada disseny
Presentació
En forma de circuits integrats o de llibreries de components, depenent de l’estratègia de disseny
CISE 2 Blocs combinacionals
Tema 3: Blocs combinacionals
Índex
1. Multiplexors
2. Descodificadors
3. Codificadors
4. Demultiplexors
5.Buffers triestat
6. Sumadors
7. Unitats aritmètiques i lògiques (ALUs)
8. Memòries únicament de lectura (ROMs)
9. Matrius lògiques programables (PLAs)
La descripció de cada bloc tindrà caràcter genèric. En un catàleg de
components se n’hi pot trobar un gran nombre de variants.
CISE 2 Blocs combinacionals
Blocs combinacionals
1. Multiplexors
2 n^ input MUX
x (^0) x (^1) . . . x 2 n-
s n-1…s 1 ,s 0
E
z
Definició formal:
si E = 0 (inhabilitació) z = 0
si E = 1 (habilitació) z = xs
s = s k 2 k
El bit de sortida pren el valor del bit del
canal d’entrada determinat pel selector s.
En forma algebraica:
21
0
k
k k
n
z E xm(s)
Concepte: la sortida z pren el valor xi d’una de les entrades. Un vector d’n
bits és el selector que tria una de les 2n^ entrades.
El trapezi és un símbol freqüent però no universal
CISE 2 Blocs combinacionals
Multiplexors
Realització de multiplexors
amb portes lògiques
z
s E
x (^0)
x (^1)
E
z
s 1 s 0
x (^0)
x (^1)
x (^2)
x (^3)
El propòsit d’aquests esquemes és mostrar que els multiplexors es poden construir amb les eines presentades en el tema 2.
Els canals (i la sortida)
poden ser de més d’un bit.
CISE 2 Blocs combinacionals
Síntesi de funcions lògiques d’ n
variables amb multiplexors
n p
n p
n p
f x x
f x x
f x x
p ,...,
...
,...,
,...,
2 1 1
1 1
0 1
^
f xn 1 ,..., xp,...,x 1 ,x 0
2 p^ - input
MUX
x (^) p-1 ... x 1 x (^0)
El multiplexor permet assignar qualsevol conjunt de valors a p de les n variables, x (^) p-1 ... x 1 x (^0)
Per cada conjunt la funció f(x (^) p-1 ... x 1 x 0 ) queda reduïda a una f (^) i (x (^) p-1 ... x (^) p)
Les funcions f (^) i (x (^) p-1 ... x 0 ) a sintetitzar contenen de n- p variables.
CISE 2 Blocs combinacionals
Síntesi de funcions lògiques
amb multiplexors. Un exemple
0 1 2 3 4 5 6 7
8-input
MUX
f
B C D
A
A
En aquest exemple n=4, f(A, B, C, D). Amb el multiplexor disponible p=3. Triem B, C i D com a variables del selector
n – p= 1 les funcions fi són d’una sola variable, f (^) i(A) : 0, 1, identitat i NOT
·· 0 ·· 1
·· ·· 0 ·· 1
·· 0 ·· ··
15710111315 4
BCD BC D
BCD A BCD BCD
BCD BCD A BCD A
fA,B,C,D m,,, , , ,
CISE 2 Blocs combinacionals
2. Descodificadors
Definició: y i =1 si bin (xn-1...x 1 x 0 )= i & E = 1 y i =0 altrament Forma algebraica:
1 0
i ji
n- k
k i xk y y
N-input BINARY DECODER
x (^0) x (^1) . . . x (^) n-
E
y (^0) y (^1) . . . y 2 n-
Concepte: l’entrada és un codi d’n bits. La sortida identifica a quin dels 2n^ possibles objectes codificats correspon l’entrada. Cas més freqüent: entrada en binari natural i com a sortida una variable binària amb subíndex entre 0 i 2 n-
El número del minterm de l’entrada correspon al subíndex de la sortida que val 1 (sortida activa).
Les sortides poden ser negades (sortides actives baixes). Aleshores el número del maxterm d’entrada determina quina és la sortida que val 0 (sortida activa).
CISE 2 Blocs combinacionals
Encadenament de descodificadors
z 7 z 6 z 5 z 4 z 3 z 2 z 1 z 0
E 1 0 E^1
DECOD 2:4 DECOD 2:
x 2 x 1 x 0
En aquest exemple s’ha pres l’habilitació per nivell baix
CISE 2 Blocs combinacionals
3. Codificadors
N-output binary encoder
y (^1)
y (^0)
y N
E
x (^0) x (^1)
x 2 N-
A
2 1
0
1 0
N
j
j
i
N j
j j
i
i
A x
y six i
y y
y i six
E
E y i
Un codificador realitza l’operació inversa d’un descodificador
Pot haver-hi una única entrada activa. Molts codificadors estableixen algun tipus de prioritat en cas que n’hi hagi més d’una.
Per encadenar codificadors cal saber si hi ha alguna entrada activa (funció A)
CISE 2 Blocs combinacionals
Realització de codificadors
amb portes lògiques
x 7 x 6 x 5 x 4 x 3 x 2 x 1 x 0 E
y 0
y 1
y 2
A
No hi ha cap prioritat definada. Dos “1” a les entrades donaríen una sortida errònia
CISE 2 Blocs combinacionals
Encadenament de codificadors
Exemple: un codificador binari 8:3 fent servir dos codificadors 4:
0
1
x 7 x 6 x 5 x 4
3 2 1 0
EV
SI
0
1
x 3 x 2 x 1 x 0
3 2 1 0
EV
SI
0
1
EV
y 0
y 1
y 2
SI
La detecció d’entrada activa correspon a la sortida SI igual a 0
CISE 2 Blocs combinacionals
4. Demultiplexors
y i s
y x s s
E
E y i
i
j
i s j
i N
2 1
0
2 n-output
DEMUX
y (^1)
y (^0)
y 2 n-
sn-1 s 1 s 0
x
E
Un demultiplexor fa la funció inversa del multiplexor
El valor numèric de l’expressió binària del selector és el subíndex de la sortida activa.
Aquesta sortida pren el valor de l’entrada x.
CISE 2 Blocs combinacionals
Variants debuffers triestat
1 1 1
1 0 0
0 1 Z
0 0 Z
B A C
1 1 Z
1 0 Z
0 1 1
0 0 0
B A C
1 1 0
1 0 1
0 1 Z
0 0 Z
B A C
1 1 Z
1 0 Z
0 1 0
0 0 1
B A C
A
A
C
C
B
B A
A
C
C
B
B
Z indica sortida en
alta impedància
CISE 2 Blocs combinacionals
6. Sumadors binaris
n-bit ADDER
n
n
A
B
Cin
S
Cout
n
FULL ADDER
ai
bi
c (^) i
si
c (^) i+
Concepte de sumador binari Sumador total de dos bits
Un disseny modular d'un
sumador d’n bits es pot fer
encadenant n sumadors de
dos bits.
La suma de dos nombres d’n
bits té n bits i, eventualment,
un ròssec Cout.
El ròssec d’entrada, Cin, és
necessari per encadenar blocs.
CISE 2 Blocs combinacionals
Realització d’un sumador total de
dos bits amb portes lògiques
a i b i ci ci+1 s i
ai bi c (^) i
si
c (^) i+
s i=a ib ici
ci+1=a ib i+ci( a ib i)
CISE 2 Blocs combinacionals
Sumador d’n bits Realització encadenantn sumadors de dos bits
s 0 s 1 s 2 sn
F.A. F.A. F.A. F.A.
a 0 b 0 a 1 b 1 a 2 b 2 an bn
c 0 c 1 c 2 c 3 c (^) n c^ n+
Un sumador no pot realitzar la seva funció fins que el precedent no ha completat la seva acumulació de retards
És un disseny simple i que es pot estendre a un nombre indefinit de bits
CISE 2 Blocs combinacionals
Sumador d’n bits Realitzat amb un mòdul generador d’arrossegament anticipat
s i = a ib ici
ci+1 = a ib i + ci(a ib i) = g i + cip i a 0
b (^0)
a (^3) b (^3)
a (^2) b (^2)
a (^1) b (^1)
p (^0)
g (^0)
p (^3) g (^3)
p (^2) g (^2)
p (^1)
g (^1)
c (^0)
c (^3)
c (^2)
c (^1)
s (^0)
s (^3)
s (^2)
s (^1)
p (^0)
p (^3)
p (^2)
p (^1)
generador d'arrossegame nt
anticipat
c 4 g p
c 0 (c (^) in)
p = p 3 p 2 p 1 p 0 g = g 3 +p 2 g 2 +p 2 p 1 g 1 +p 2 p 1 p 0 g 0 c 4 = g+pc (^0)
CISE 2 Blocs combinacionals
Sumador de dos dígits BCD
cin
sumador total
cout s
cout A+B
sumador total
s cout
a a>b
Comparador de 4 bits
b
A B
cin
Els sumadors totals operen en binari natural. La sortida del primer sumador pot no tenir format BCD per dues raons:
- la suma ha generat un bit de ròssec, cout
- cout=0 però els quatre bits d’s excedeixen 9
En tots dos casos, es recuperem el format BCD sumem 6 al resultat, fent servir el segon sumador total
CISE 2 Blocs combinacionals
Multiplicador binari
a b
cout cin
F.A.
s
a b
cout cin
F.A.
s
a b
cout cin
F.A.
s
a b
cout cin
F.A.
s
A B C D
E
F
p 5 p 4 p 3 p 2 p 1 p (^0)
La taula de veritat del producte aritmètic coincideix amb la del producte lògic.
CISE 2 Blocs combinacionals
7. Unitat aritmètica i lògica (A.L.U.)
16-bit adder
XOR
16-bit MUX-
1 s 1
s 0
z z(A,B)
A B
altrament
si
si &
si &
si &
si &
1 0
1 0
1 0
1 0
zA B z
s s
B s s
A B s s
A B s s
zAB
Exemple conceptual
CISE 2 Blocs combinacionals
8. Read Only Memory (ROM)
Memòria només de lectura
x (^0) x (^1) . . . x (^) n-
z 0 z 1 . . . zk-
2 n k
ROM
E
cada entrada selecciona una paraula x = (x 0 ,x 1 ,...,x (^) n-1 ) z = (z 0 ,z 1 ,...,zk-1 )
Concepte:
La informació emmagatzemada en una ROM no s’esborra en desconnectar l’alimentació elèctrica del sistema.
CISE 2 Blocs combinacionals
Estructura d’una ROM
Exemple amb una 2^10 ×
m 0 m 1 . . . m 1023
x (^0)
x (^1)
.
.
.
x (^9)
E z 3 z 2 z 1 z 0
10:2 10
DECOD
adreça 0 paraula 0010
adreça 1 paraula 1110
adreça 1023 paraula 0100
El descodificador d’entrada genera tots els minterms de les variables de selecció de l’adreça. La ROM realitza la síntesi canònica SoP de les funcions de sortida
CISE 2 Blocs combinacionals
Tecnologies ROM
ROM programada per màscara
És la versió més antiga i que dona nom a la família. El contingut està determinat per les connexions de fàbrica i no es pot modificar.
PROM (Programmable ROM)
L’usuari pot programar el contingut una sola vegada (generalment cremant connexions). Exemple: la TMS27PC256, de 32K×8.
EPROM (Erasable Programmable ROM)
L’usuari pot esborrar el contingut de la memòria (generalement amb UV) i reprogramar-la. Exemple: la 27C512, de 64K×8.
EEPROM (Electrically Erasable Programmable ROM, o E^2 PROM)
L’usuari pot esborrar selectivament les cel·les del contingut utilitzant connexions elèctriques. Exemple: la Intel 2864, de 8K×8.
Memòries flash
Similar a la EEPROM, amb esborrat per connexió elèctrica. Exemple: la 28F256A, de32K×8.
CISE 2 Blocs combinacionals
9. Programmable Logic Array (PLA)
Matrius lògiques programables
Estructura general:
matriu AND
matriu OR
n
m
n
n
r
x (^) i
zi
Una PLA sintetitza funcions lògiques en forma SoP. A diferència de la ROM no es generen tots els minterms de les variables d’entrada. Una realització amb PLA és més optimitzada que amb ROM però demana més estratègia de disseny
CISE 2 Blocs combinacionals
Una PAL comercial: la P16H
Mapa de programació
