Docsity
Docsity

Prepara tus exámenes
Prepara tus exámenes

Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity


Consigue puntos base para descargar
Consigue puntos base para descargar

Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium


Orientación Universidad
Orientación Universidad


problemas memoria, Ejercicios de Ingeniería Infórmatica

Asignatura: Fundamentos de Estructura de Computadores, Profesor: , Carrera: Ingeniería Informática, Universidad: UCA

Tipo: Ejercicios

2014/2015

Subido el 06/06/2015

apilius
apilius 🇪🇸

5

(1)

10 documentos

1 / 2

Toggle sidebar

Esta página no es visible en la vista previa

¡No te pierdas las partes importantes!

bg1
FUNDAMENTOS DE ESTRUCTURA DE COM PUTADORES 2011-12
PROBLEMAS Tema 5. Sistema de memoria <
1>
1. Una memoria DRAM de 1GiB cuesta 18 euros en una tienda especializada y una de
2GiB cuesta 32,40 euros. ¿qué modulo es más económico en función de la capacidad?
2. Un procesador trabaja a una f de 50MHz. Se desea acoplar una memoria caché SRAM
cuyo tiempo de acceso coincide con la duración del ciclo del procesador. Si la
memoria principal tiene un Ta=80ns y se sabe que la tasa de aciertos de la caché h es
85%, averigua el tiempo medio que tomará el acceso al subsistema de memoria.
3. Determinar el tiempo medio de acceso a un sistema de memoria formado por una
memoria caché (Mc), con un tiempo de acceso de 10 ns, y una memoria principal
(Mp), con un tiempo de acceso de 60 ns. La probabilidad de acierto en la memoria
caché es de 70%.Se desea situar un circuito integrado de memoria RAM de 1Kx8 al
comienzo del mapa de memoria de un procesador que dispone de 15 líneas de
dirección y 8 de datos.
4. Se desea situar un circuito integrado de memoria RAM de 1Kx8 al comienzo del mapa
de memoria de un procesador que dispone de 15 líneas de dirección y 8 de datos.
¿Cuál es el tamaño del mapa de memoria? Dibujar el esquema para situar el modulo
de 1Kx8 al principio del mapa, es decir, ocupando las direcciones comprendidas entre
la 0000h y la 03FFh.
5. Se desea combinar varias PROM de 2Kx8 para producir una capacidad total de 8Kx8
¿Cuántos CI se necesitan?¿Cuantas líneas debe tener el canal de direcciones?
6. Un procesador tiene un mapa de memoria de 64Kx8. Se desea situar un bloque de
memoria de 8Kx8 al principio del mapa de memoria, es decir, ocupando las posiciones
0000h a la 1FFFh. Diseñar la lógica que controle la señal CS (suponer activa a nivel
alto).
7. Completar la tabla siguiente sobre DDR3
Nombre
estándar
Frecuencia del
reloj (MATRIZ
DE CELDAS) = f
Frec. De los
buffers de
salida (4*f)
Palabras
transferidos
por segundo
(2 por ciclo
f.buffer)
Nombre del
módulo
Máxima
capacidad de
transferencia
DDR3-1066 133 MHz PC3-8500
DDR3-1200 150 MHz PC3-9600
DDR3-1333 166 MHz PC3-10667
DDR3-1375 170 MHz PC3-11000
DDR3-1466 183 MHz PC3-11700
DDR3-1600 200 MHz PC3-12800
DDR3-1866 233 MHz PC3-14900
pf2

Vista previa parcial del texto

¡Descarga problemas memoria y más Ejercicios en PDF de Ingeniería Infórmatica solo en Docsity!

FUNDAMENTOS DE ESTRUCTURA DE COMPUTADORES 2011- PROBLEMAS Tema 5. Sistema de memoria <1>

  1. Una memoria DRAM de 1GiB cuesta 18 euros en una tienda especializada y una de 2GiB cuesta 32,40 euros. ¿qué modulo es más económico en función de la capacidad?
  2. Un procesador trabaja a una f de 50MHz. Se desea acoplar una memoria caché SRAM cuyo tiempo de acceso coincide con la duración del ciclo del procesador. Si la memoria principal tiene un Ta=80ns y se sabe que la tasa de aciertos de la caché h es 85%, averigua el tiempo medio que tomará el acceso al subsistema de memoria.
  3. Determinar el tiempo medio de acceso a un sistema de memoria formado por una memoria caché (Mc), con un tiempo de acceso de 10 ns, y una memoria principal (Mp), con un tiempo de acceso de 60 ns. La probabilidad de acierto en la memoria caché es de 70%.Se desea situar un circuito integrado de memoria RAM de 1Kx8 al comienzo del mapa de memoria de un procesador que dispone de 15 líneas de dirección y 8 de datos.
  4. Se desea situar un circuito integrado de memoria RAM de 1Kx8 al comienzo del mapa de memoria de un procesador que dispone de 15 líneas de dirección y 8 de datos. ¿Cuál es el tamaño del mapa de memoria? Dibujar el esquema para situar el modulo de 1Kx8 al principio del mapa, es decir, ocupando las direcciones comprendidas entre la 0000h y la 03FFh.
  5. Se desea combinar varias PROM de 2Kx8 para producir una capacidad total de 8Kx ¿Cuántos CI se necesitan?¿Cuantas líneas debe tener el canal de direcciones?
  6. Un procesador tiene un mapa de memoria de 64Kx8. Se desea situar un bloque de memoria de 8Kx8 al principio del mapa de memoria, es decir, ocupando las posiciones 0000h a la 1FFFh. Diseñar la lógica que controle la señal CS (suponer activa a nivel alto).
  7. Completar la tabla siguiente sobre DDR

Nombre estándar

Frecuencia del reloj (MATRIZ DE CELDAS) = f

Frec. De los buffers de salida (4f)*

Palabras transferidos por segundo (2 por ciclo f.buffer)

Nombre del módulo

Máxima capacidad de transferencia

DDR3-1066 133 MHz PC3-

DDR3-1200 150 MHz PC3-

DDR3-1333 166 MHz PC3-

DDR3-1375 170 MHz PC3-

DDR3-1466 183 MHz PC3-

DDR3-1600 200 MHz PC3-

DDR3-1866 233 MHz PC3-

FUNDAMENTOS DE ESTRUCTURA DE COMPUTADORES 2011- PROBLEMAS Tema 5. Sistema de memoria <2>

  1. Un servidor Xeon cuenta con dos procesadores con triple canal, a cada canal pueden conectarse tres módulos DIMM y hasta 4 ranks. Los módulos de RAM disponibles son de baja densidad, x8, con la siguiente configuración: - 5 módulos de 1GB - 1 rank (DDR3- - 7 módulos de 2GB – 1 rank - 7 módulos de 2GB – 2 rank - 5 módulos 4GB – 2 rank

¿Cuál es la máxima capacidad que se pude conseguir y qué módulos hay que utilizar para ello?