atividade de eletronica digital 2, Exercícios de Eletrônica Digital

Baixe atividade de eletronica digital 2 e outras Exercícios em PDF para Eletrônica Digital, somente na Docsity!

Eletrônica Digital

Aula 3

Professor Ederson Cichaczewski

Conversa inicial Olá! Seja bem-vindo à terceira aula da disciplina “Eletrônica Digital”!

Neste encontro, veremos os circuitos sequenciais, que são a base para o projeto de circuitos digitais com memória. Começaremos a fazer referência aos circuitos com memória flip-flop para então entrarmos em circuitos síncronos e assíncronos, introduzindo o conceito de sinal de sincronismo.

Iremos compreender as características dos circuitos integrados contadores e suas temporizações e veremos como analisar os estados e as ações de um circuito sequencial. Por fim, serão abordados os passos para um projeto de circuitos sequenciais. Bons estudos!

Confira no vídeo disponível no material on-line os comentários do professor Ederson.

Contextualizando Os circuitos lógicos sequenciais recebem essa denominação porque sua saída depende tanto dos valores atuais presentes nas suas entradas como da realimentação das suas saídas, eles possuem a característica de memória. É possível fazer o projeto de qualquer circuito digital sequencial usando como base os circuitos com flip-flop, inclusive este conceito será utilizado mais para frente quando serão abordados os dispositivos lógicos programáveis.

Descrever circuitos lógicos digitais sequenciais por meio de diagrama de estados é uma etapa importante de um projeto, de forma a garantir o seu funcionamento assim e avaliar o seu diagrama de tempo, não deixando de levar em conta os conceitos já vistos de mapas K.

A Figura 2 apresenta uma representação simbólica do flip-flop (FF), na qual podemos identificar algumas nomenclaturas específicas, entre elas Saída Q (saída normal) e Saída (saída invertida).

Figura 2 - Símbolo geral de um flip-flop

A saída sempre terá o valor invertido da saída Q. Por

exemplo, se Q = 1 (nível alto), então = 0 (nível baixo) e vice

versa.

O estado de nível alto (1) também é chamado de SET (Q = 1 e = 0), portanto, nesta condição dizemos que o flip- flop está “setado”. O estado de nível baixo (0) também é chamado de RESET (Q = 0 e = 1), portanto, nesta condição dizemos que o flip-flop está “resetado” ou limpo. Para “setar” o flip-flop NAND, é necessário aplicar um pulso em nível baixo na entrada SET, estando as entradas SET e RESET normalmente em nível alto. Este pulso consiste em fazer com que o sinal mude de 1 para 0 em um certo momento t 0 , fique por alguns instantes e depois retorne de 0 para 1 em outro momento t 1 , conforme demonstrado na Figura

Figura 3 - Pulso em nível baixo.

Para “setar” o flip-flop, é necessário aplicar um pulso em nível baixo na entrada RESET, estando as entradas SET e RESET normalmente em nível alto.

A característica de memória do flip-flop é verificada, visto que o estado das saídas permanece com o seu valor (ou nível) dado em função da operação que foi realizada (flip-flop setado ou resetado). As entradas SET e RESET ficam normalmente em nível alto e recebem um pulso em nível baixo apenas quando se deseja que realizem a sua respectiva função.

Vimos que o flip-flop NAND é setado ou resetado com um pulso para nível baixo, ou seja, as entradas SET e RESET são ativadas em nível baixo.

Temos também o flip-flop NOR, em que as entradas ficam normalmente em nível baixo e são ativadas em nível alto, ou seja, quando se aplica um pulso para nível alto.

Pulso

Quando falamos em um pulso em nível alto, também podemos dizer que é um pulso positivo. Quando falamos em um pulso em nível baixo, também podemos dizer que é um pulso negativo. A transição do nível baixo para alto chamamos de borda de subida e a transição do nível alto para baixo chamamos de borda de descida.

Tema 2- Circuitos síncronos e assíncronos: latches e flip-flops

Os circuitos digitais podem trabalhar tanto no modo assíncrono quanto no modo síncrono:

 Sistemas assíncronos: as saídas dos circuitos digitais podem mudar de estado a qualquer momento em que houver mudança em uma ou mais entradas.  Sistemas síncronos: os momentos exatos em que uma saída pode mudar de estado são determinados por um sinal de clock, que consiste em uma sequência de pulsos, normalmente um sinal de onda quadrada, que é uma repetição constante de pulsos em uma determinada frequência (dada pelo período T do pulso), conforme mostrado na Figura 5. Assim como no pulso, no sinal de clock também chamamos as transições de bordas (de subida e descida). Quando o clock muda de 0 para 1, temos uma borda de subida ou transição positiva. Quando o clock muda de 1 para 0, temos uma borda de descida ou transição negativa.

A maioria dos circuitos em sistemas digitais tem seus eventos de mudança de estado sincronizados com as transições de um sinal de clock.

Figura 5 - Sinais de clock

Portanto, os flip-flops possuem uma outra entrada para o sinal de clock, normalmente chamada CLK.

A velocidade com que operam os circuitos digitais é dada pela frequência f do sinal de clock. A frequência é dada pelo tempo de 1 período T de pulso, ou seja, pelo tempo de 1 ciclo de clock. O número de ciclos por segundo (s) corresponde à frequência do sinal de clock, e sua unidade é o Hertz (Hz). Sendo que 1 ciclo/segundo é igual a 1 Hz.

Flip-flop RS com clock

Também conhecido como flip-flop SR, dado que as letras R e S se referem às entradas SET e RESET, independentemente da ordem, funciona sincronizado por um sinal de clock. O sinal de clock é representado pela sequência de letras CLK e também por um triângulo deitado, que indica ativação pela sua transição (ou pela borda). O flip-flop RS é ativado na borda de subida do clock.

Flip-flop JK com clock

Este flip-flop também é ativado por borda de subida do sinal de clock, e as entradas J e K possuem as mesmas funções das entradas R e S do flip-flop RS, respectivamente. A diferença é que o flip-flop JK não possui a condição de saída ambígua quando as entradas J e K são iguais a 1. Quando esta condição ocorre, o flip-flop JK inverte o estado da saída Q , comportamento este chamado de modo de comutação. A Figura 8 apresenta a simbologia do flip-flop JK.

Figura 8 - Simbologia do flip-flop JK com clock e ativação na borda de subida

A Figura 9 apresenta a tabela verdade do flip-flop JK. Figura 9 - Tabela verdade do flip-flop JK

De modo geral, o flip-flop JK faz tudo o que faz o flip- flop RS, além de trabalhar no modo de comutação.

Flip-flop D com clock

Este flip-flop tem apenas uma entrada de controle, chamada D, letra que representa a palavra “dado”. A função do flip-flop D é simplesmente transferir para a saída Q o nível que está na sua entrada D quando houver uma borda de subida no sinal de clock CLK. Isto quer dizer que o nível lógico presente na entrada D será armazenado no flip-flop quando ocorrer uma borda de subida do clock. A Figura 10 apresenta a simbologia do flip-flop D e sua tabela verdade.

Figura 10 - Simbologia do flip-flop D com clock e sua tabela verdade

Latch D

Este é um tipo específico que flip-flop que não opera com sinal de clock, ou seja, não é ativado por borda, mas sim por nível. O latch D é semelhante ao flip-flop D, mas tem a entrada CLK substituída pela entrada EN, que significação habilitação ( enable ).

Portanto, sempre que a entrada EN estiver em nível alto, o nível lógico presente na entrada D será transferido para a saída Q. A mudança de estado da saída do latch D não depende de uma transição (ou borda), mas sim de um nível, no caso, a saída Q é atualizada com o mesmo valor da entrada D quando EN estiver em nível alto.

 - Figura 13 - Flip-flop JK 74LS 

• Como exemplo de latch comercial, temos na Figura
• o latch D 74LS - Figura 14 - Latch D 74LS

Parâmetros de temporização

Vamos entender alguns parâmetros importantes que especificam o funcionamento dos circuitos flip-flops:

 Tempo de setup ( tS ): tempo que precede a transição de subida do clock, em que a entrada já deve estar com o valor desejado;  Tempo de hold ( tH ): tempo após a transição de subida do clock, em que a entrada ainda deve ser mantida no valor desejado. Figura 15 – Tempo de setup e de hold nos flip-flops

 Atraso de propagação: tempo entre a ativação pela borda de subida do clock e a mudança de estado da saída. Figura 16 - Atrasos de propagação nos flip-flops

Figura 19 - Flip-flops JK formando um contador de 3 bits

Tabela de estados da contagem

A contagem se dá de 000 a 111 em binário, ou seja, de 0 a 7 em decimal, então é reiniciada, conforme mostrado na Figura 20.

Figura 20 - Tabela com a sequência de contagem binária

Outros contadores

 Síncrono: também chamado paralelo, tem o clock aplicado a todos os flip-flops simultaneamente. Usa-se as entradas J e K interconectadas e dependentes de uma combinação lógica das saídas. A Figura 21 apresenta um exemplo de um contador síncrono. Figura 21 – Exemplo de contador síncrono

 Módulo < 2N: é também paralelo e usa uma combinação lógica para que a contagem reinicie em um valor determinado;  CI comercial: contador de 0 a 9: 74LS90. No vídeo disponível no material on-line , o professor Emerson fala mais sobre as temporizações e os contadores.

 3 bits: 0 a 7; Figura 23 – Contador paralelo

A Figura 24 apresenta o diagrama de tempo do contador paralelo. Verificamos nos primeiros 5 pulsos de clock uma contagem crescente, depois decrescente.

Figura 24 - Diagrama de tempo do contador paralelo

A Figura 25 apresenta o diagrama de transição de estados do contador paralelo. As setas indicam a borda de descida condicionada à entrada de controle Up / ( ).

Figura 25 - Diagrama de transição de estados do contador paralelo

Para mais informações sobre a análise de sistemas sequenciais, confira no material on-line a videoaula do professor Emerson.

Tema 5 – Projeto de circuitos sequenciais

Circuitos de contadores síncronos podem ser projetados de modo personalizado para gerar qualquer sequência de contagem. Consiste em fazer uma tabela de “Estado Atual” / “Próximo Estado”. Primeiramente, deve-se escrever a expressão lógica para o circuito da entrada de controle de cada flip-flop JK para então estabelecer um estado atual e aplicar às expressões de controle. As saídas permitirão prever o próximo estado. Exemplo: A Figura 26 apresenta um contador autocorretor. É um contador em que os estados normalmente não usados retornam à sequência de contagem normal.